• 대한전자공학회논문지SD
• /
• 제40권8호
• /
• pp.555-559
• /
• 2003

본 논문에서는 CMOS 소자의 RF 동작을 정확히 예측하기 위해 Si 표면에서의 메탈 라인 사이의 커패시턴스 효과와 표피효과 및 근접효과를 포함한 RF IC 설계를 위한 새로운 CMOS RF 모델을 처음으로 제시하였다. Si 표면에서의 메탈 라인 사이의 커패시턴스는 레이아웃에 기초하여 모델링하였으며, 표피효과는 메탈 라인의 등가회로에 병렬회로를 부가하여 사다리꼴 등가회로로 구현하였다. 근접효과는 사다리꼴 등가회로에서 교차 결합된 인덕턴스 사이의 상호 인덕턴스를 부가함으로써 모델링하였다. 제안된 RF 모델은 BSIM 3v3에 비해 측정 데이터와 잘 일치하였으며, GHz 영역에서 소자 동작의 주파수 종속성을 잘 보여주었다.

• ETRI Journal
• /
• 제25권3호
• /
• pp.195-202
• /
• 2003

This paper proposes a new LDMOSFET structure with a trenched sinker for high-power RF amplifiers. Using a low-temperature, deep-trench technology, we succeeded in drastically shrinking the sinker area to one-third the size of the conventional diffusion-type structure. The RF performance of the proposed device with a channel width of 5 mm showed a small signal gain of 16.5 dB and a maximum peak power of 32 dBm with a power-added efficiency of 25% at 2 GHz. Furthermore, the trench sinker, which was applied to the guard ring to suppress coupling between inductors, showed an excellent blocking performance below -40 dB at a frequency of up to 20 GHz. These results confirm that the proposed trenched sinker should be an effective technology both as a compact sinker for RF power devices and as a guard ring against coupling.

• 마이크로전자및패키징학회지
• /
• 제6권3호
• /
• pp.1-7
• /
• 1999

본 연구에서는 900MHz대역 수신기용으로 선행 개발되어진 RF 칩세트를 장착한 RF 특성평가 보드를 개발하였으며, 환경평가시험을 수행하였다. 선행 개발되어진 RF-IC 칩에는 저잡음증폭기, 하향변조 주파수혼합기, AGC Amp, SW-CAP 필터 등을 포함하고 있으며, 이에 따른 정합회로와 RF/IF SAW 필터, 듀플렉서 필터 및 전원공급회로를 RF 특성평가보드에 첨가하여 제작하였다. 공급전원은 2.7에서 3.6V이며, RF 보드의 소모전류는 42mA로 나타났으며, 동작 주파수는 RF 입력이 925~960MHz으로 제작, 측정되었다. 측정결과 일반적인 900MHz용 디지털 이동통신단말기의 RF 수신특성과 유사하게 양호한 결과를 보였다.

• 한국경영과학회:학술대회논문집
• /
• 한국경영과학회/대한산업공학회 2005년도 춘계공동학술대회 발표논문
• /
• pp.914-921
• /
• 2005

신제품으로 개발 중인 초소형 CMOS RF 전압 제어발진기(VCO) IC 에 대한 공인된 시험 규격은 현재 개발되어 있지 않다. 또한 제조업체들은 고유의 시험방법을 보유하고 있을 것이나 공개하지 않고 있는 실정이다. 한편 일부 해외 제조업체에서 국제 규격인 IEC 또는 JEDEC 을 기준으로 시험방법을 제시하고 있지만, 이러한 시험규격들은 개별 부품을 솔더링하는 하이브리드 공정을 이용하여 제작된 VCO 를 대상으로 한 것이다. 그러므로 CMOS 반도체 공정을 이용한 IC 형으로 개발 중인 VCO 를 평가하기에는 적합하지 않다. 이에 본 연구에서는 신개발 부품인 CMOS RF VCO IC 에 대한 신뢰성 시험 및 평가 기준을 수립하고, 신뢰성 확보를 위한 신제품 개발 단계에서의 신뢰성 평가 프로세스를 개발하고자 한다.

• 전자공학회논문지S
• /
• 제35S권9호
• /
• pp.19-27
• /
• 1998

본 연구에서는 E-GSM 단말기용 RF Transceiver 칩의 송신부에 대한 회로설계 및 시뮬레이션, 공정 및 제작, 평가를 수행하였다. AMS社의 0.8${\mu}m$ BiCMOS 공정으로 제작된 RF-IC 칩은 $10 {\times} 10mm$ 크기의 80 pin TQFP로 제작되었으며, 3.3V에서 동작하고 양호한 RF 특성을 보였다. 본 논문에서는 IF/RF 상향변조 주파수 혼합기, IF/RF polyphase, 전치증폭기 등을 포함하는 송신부의 개발 결과를 서술하고자 한다. 송산단의 측정결과 E-GSM RF 송신단 주파수인 880~915MHz에서 양호하게 동작하며, 소비전류는 71mA이고 총출력은 8.2dBm으로 측정되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.911-914
• /
• 2000

본 논문에서는 배터리가 없는 ASK 전송방식의 RFID(Radio Frequency IDentification) Transponder 칩 설계에 관한 내용을 다룬다. Transponder IC는 power-generation 회로, clock-generation 회로, digital block, modulator, overoltge protection 회로로 구성된다. 설계된 칩은 저전력 회로를 적용하여 원거리 transponder칩을 구현할 수 있도록 하였다. 설계된 회로는 0.25㎛ 표준 CMOS 공정으로 레이아웃하여 제작하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.104-107
• /
• 2000

We designed and implemented the RFIC(RF front-end IC) for DTV(Digital TV) tuner. The DTV tuner RF front-end consists of low noise IF amplifier fur the amplification of 900 MHz RF signal and down conversion mixer for the RF signal to 44MHz IF conversion. The RFIC is implemented on ETRI 0.8u high resistive (2㎘ -cm) and evaluated by on wafer, packaged chip test. The gain and IIP3 of IF amplifier are 15㏈ and -6.6㏈m respectively. For the down conversion mixer gain and IIP3 are 13㏈ and -6.5㏈m. Operating voltage of the IF amplifier and the down mixer is 5V, current consumption are 13㎃ and 26㎃ respectively.

• 한국통신학회논문지
• /
• 제35권5A호
• /
• pp.496-503
• /
• 2010

본 논문은 IEEE802.22 표준을 바탕으로 하는 무선인지(Cognitive Radio) 기반의 WRAN (Wireless Regional Area Network) 시스템의 RF 송 수신기 구현에 관한 것이다. 본 시스템 단말 구현에 있어 VHF/UHF (54~862MHz)의 광대역에서 동작하는 CMOS RF 송 수신기 IC는 이중경로 직접변환 구조를 가지고 광대역 특성에 따른 대역내 고조파를 효과적으로 억압하였다. 64QAM(3/4 coding rate) OFDM신호에 대해 -31.4dB(2.7%) 이하의 EVM 특성을 얻었으며 전체 칩의 사이즈는 12.95mm2 이다. 그리고 제안된 CMOS RF 송 수신기 IC는 TDD(Time Division Duplex) 모드의 WRAN 시스템 적용에 만족하는 우수한 성능을 얻었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.181-183
• /
• 2007

본 논문은 RF 리더기와 RF 태그 상호간의 통신시에 발생할 수 있는 충돌을 감지하고 이를 능동적으로 회피할수 있는 RFID(Radio Frequency IDentification)의 설계에 관한 내용이다. RFID는 사람, 자동차, 화물, 상품 등에 정보를 부가하는 시스템으로 그 부가정보를 무선통신매체를 이용하여 비접족으로 해독하는 시스템으로 기존의 바코드보다 데이터의 전송속도와 용량의 증가 그리고 편리성이 향상되는 장점이 있으나, 동시에 여러개의 RF태그와의 무선통신으로 인한 데이터의 충돌이 발생할 수 있다. 이러한 충돌을 감지하고 이를 적절하게 회피하는 것은 RFID 시스템의 신뢰성을 높이는데 필수적인 요소이다. RFID 태그로 사용되기 위해서는 건전지로 구동될 수 있도록 저전력소모가 요구되며 또한 통신의 시작과 충돌을 파악할 수 있는 캐리어 감지기능이 필수적이다. 본 논문에서는 이러한 조건들을 만족하는 Chipcon 사(社)의 양방향 RF IC를 사용하였다. Chipcon 사(社)의 양방향 RF IC는 다중 주파수 대역의 선택과 변조방식을 시리얼통신을 통해서 손쉽게 변경할 수 있기 때문에 충돌감지시 다양한 회피알고리즘을 상황에 맞게 구현할 수 있다. 본 논문에서는 양방향 RF IC를 사용하여 충돌을 감지하고 회피할 수 있는 RFID시스템을 설계하고 구현하였다.

• 한국항행학회논문지
• /
• 제1권1호
• /
• pp.23-34
• /
• 1997

다채널 디지털 GPS 수신기를 구현하기 위하여 RF-to-IF엔진 (엔진 1), 신호처리 엔진 (엔진 2), 항법 소프트웨어를 개발하였다. 고속 SiGe HBT률 이용한 LNA, 믹서, VCO 등의 하이브리드 IC를 COB형태로 구현하여 엔진 1 보드에 부착하였다. 6채널 디지털 상관기를 클락 및 마이크로프로세서 인터페이스와 함께 Altera Flex 10K FPGA 및 ASIC 기술로 구현하였다. 항법 소프트웨어는 GPS 신호의 트래킹 및 획득을 위한 상관기 제어, 메시지 저장, 위치 계산 등을 수행한다. 개발된 GPS수신기는 단일 채널 신호를 발생하는 STR2770 시뮬레이터를 이용하여 테스트하였는데, 성공적인 항법 신호획득 및 위치 계산 결과를 확인하였다.