• 대한전자공학회논문지SD
• /
• 제42권9호
• /
• pp.1-8
• /
• 2005

최근 Mobile용 RF ICs 적용을 위한 RF CMOS 기술과 함께 핵심 기술로 SiGe Heterojunction Bipolar Transistor (HBT) 소자 개발의 중요성이 증대되고 있다. 본 논문은 현재 5GHz 동작 수준의 RF제품에서 주로 사용되는 기술인 $0.35\{mu}m$ 설계 Rule을 적용하여 $f_{max}$ 50GHz에서 동작하는 SiGe BiCMOS 기술 개발에 대한 내용을 논의한다. 본 SiGe HBT에 사용하는 에피막 성장 기술은 Trapezoidal Ge base profile 및 non-selective 방식이고, 에미터 RTA 조건 및 SiGe HBT base에 대한 Vertical Profile 최적화를 수행하였다. hFE 100, $f_{T}\;45GHz,\;NF_{min}\;0.8dB$ 수준으로 우수한 특성 및 기술 경쟁력을 갖는 SiGe BiCMOS 공정 개발 및 양산 기술을 확보하였다. 또한, 기존의 0.35um설계 Rule공정 target떼 부합되는 CMOS소자를 포함시켰으며, RF용 Passive소자로 높은 Q값을 갖는 MIM capacitor(1pF, Q>80), Inductor(2nH $Q\~$l2.5)를 제공하였다

• 한국ITS학회:학술대회논문집
• /
• 한국ITS학회 2008년도 제7회 추계학술대회 및 정기총회
• /
• pp.607-610
• /
• 2008

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(1)
• /
• pp.221-224
• /
• 2004

This paper has researched on-chip spiral inductor in digital CMOS technology by modeling physical structure based on foundry parameter. To show the possibility of its application to RF design, we designed dual band RF front-end receiver. The simulated receiver have gain of 23/23.5 dB and noise figure of 2.8/3.36 dB at 2.45/5.25 GHz, respectively. It occupies $16mm^2$ in $0.25{\mu}m$ CMOS with 5 metal layer.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권5호
• /
• pp.675-681
• /
• 2016

A 41dB gain control range $6^{th}$-order band-pass receiver front-end (RFE) using CMOS switched frequency translated impedance (FTI) is presented in a 40 nm CMOS technology. The RFE consists of a frequency tunable RF band-pass filter (BPF), IQ gm cells, and IQ TIAs. The RF BPF has wide gain control range preserving constant filter Q and pass band flatness due to proposed pre-distortion scheme. Also, the RF filter using CMOS switches in FTI blocks shows low clock leakage to signal nodes, and results in low common mode noise and stable operation. The baseband IQ signals are generated by combining baseband Gm cells which receives 8-phase signal outputs down-converted at last stage of FTIs in the RF BPF. The measured results of the RFE show 36.4 dB gain and 6.3 dB NF at maximum gain mode. The pass-band IIP3 and out-band IIP3@20 MHz offset are -10 dBm and +12.6 dBm at maximum gain mode, and +14 dBm and +20.5 dBm at minimum gain mode, respectively. With a 1.2 V power supply, the current consumption of the overall RFE is 40 mA at 500 MHz carrier frequency.

• 한국전자파학회논문지
• /
• 제23권11호
• /
• pp.1228-1238
• /
• 2012

본 논문에서는 RF 비아 구조를 이용하여 2가지 종류의 K-대역 CMOS FMCW 레이더 칩용 고주파 패키지를 설계, 제작 및 평가하였다. 패키지는 범용 PCB와 LTCC 공정을 이용하여 각각 제작되었다. 24 GHz를 기준으로 설계가 진행되었으며, 3차원 전자기 시뮬레이션을 통해 와이어 본딩과 RF 비아 구조의 임피던스 변화를 확인하였다. 비아 구조는 임피던스 부정합에 의한 손실을 억제하기 위해 $50{\Omega}$의 특성 임피던스를 가지도록 하였다. PCB 기반 패키지와 LTCC 패키지의 설계 검증을 위해 각 패키지의 RF 경로를 back-to-back 연결하여 시험용으로 제작하였고, 측정 결과 24 GHz에서 0.4 dB 이하의 우수한 삽입 손실을 얻었으며, 20~29 GHz 주파수 영역에서 0.5 dB 이하의 삽입 손실을 보였다. 반사 손실의 경우, 전체 주파수 영역에서 PCB 기반 패키지는 -13 dB 이하, LTCC 패키지는 -15 dB 이하의 특성이 측정되었고, back-to-back 연결의 리플 특성이 일반적으로 5 dB 정도의 반사 손실 열화를 초래하므로 패키지 자체의 RF 경로는 약 5 dB 정도 개선될 것으로 예측되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.423-424
• /
• 2011

본 논문은 IEEE 802.15.4g SUN (Smart utility network)을 지원하는 920 MHz 대역 RF 송수신단 통합회로 구조를 제안한다. 제안하는 통합회로는 920 MHz에서 동작하고 구동증폭기, RF 스위치, 그리고 저잡음 증폭기로 구성되어 있다. 송신모드에서는 구동 증폭기가 동작하는데 싱글 구조로 설계되어 트랜스퍼머에 의한 출력 신호 손실을 제거 하였고 또한 RF 스위치의 위치를 수신단에 적용하여 출력 신호 손실을 제거 하였다. 수신모드에서는 RF 스위치와 저잡음 증폭기가 동작되는데 싱글 입력 신호에 대해 차동 출력 신호를 제공할 수 있다. 구동증폭기의 부하와 저잡음 증폭기의 입력 정합회로는 한 개의 LC 공진회로를 공유하여 칩 면적을 최소화 할 수 있다. 본 논문에서 제안하는 통합회로는 $0.18-{\mu}m$ CMOS 공정을 사용하여 설계하였고, 1.8 V 공급 전압에서 구동증폭기는 3.6 mA, 저잡음 증폭기는 3.1 mA의 전류를 소모한다.

• 정보와 통신
• /
• 제21권6호
• /
• pp.143-152
• /
• 2004

최근 RFID 국제 표준안이 확정되고 RFID 태그용 칩이 저가 생산이 가능하게 되면서 특히 물류 유통 분야를 중심으로 기존의 바코드를 대체하는 RFID 시스템의 상용화 가능성이 제시되고있다. 특히 감지거리가 길고 인식률이 좋은 UHF 대역의 기술적인 활용 가능성이 고조되면서 산업적으로 성공할 가능성이 더욱 커지고 있다. UHF 대역의 무선 태그의 생산 기술은 종래에는 GaAs 쇼트키 다이오드와 기타 RF회로를 CMOS 회로와 하나의 칩으로 통합하는 것이 어려워 저가, 초소형의 무선 태그용 칩을 실용화하지 못하였다 하지만 최근에 반도체 기술의 눈부신 발전과 CMOS RF 기술의 발전으로 RF 태그용 무선회로를 하나의 칩으로 통합하여 저가 생산으로 특히 유통 및 물류 분야를 중심으로 긍정적인 활용 결과 및 제품들이 등장하고 있다.(중략)

• 한국전자파학회논문지
• /
• 제18권5호
• /
• pp.530-538
• /
• 2007

본 논문에서는 표준 디지털 0.18 ${\mu}m$ CMOS 공정을 기반으로 하는 RF 집적회로 설계를 위해 인덕터 라이브러리를 개발하였다. 개발된 인덕터 라이브러리에는 일반적인 표준(standard) 구조의 인덕터를 비롯하여, PGS(Patterned Ground Shield)를 적용하여 Q 지수를 향상시킨 인덕터, 금속선의 직렬 저항을 줄임으로써 Q 지수를 향상시킨 다층금속선(multilayer) 인덕터, 같은 면적에서 높은 인덕턴스 구현에 유리한 적층형(stacked) 인덕터 등을 포함한다. 본 논문에서는 각 인덕터 구조에 대하여 측정 결과와 3차원 전자기파 시뮬레이션 결과를 바탕으로 한 특성 해석 및 비교 분석을 하였고, 각 구조에 대한 등가회로 모델 확립 및 추출 과정도 연구하였다. 본 연구의 결과를 바탕으로 여러 설계 요구 사항을 만족시키는 최적의 인덕터 설계가 가능해졌으며 표준 CMOS 공정을 이용하는 저가의 RF 집적회로 개발이 가능해진다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.589-592
• /
• 2002

A CMOS power amplifier for IMT-2000 is designed with 0.25-${\mu}m$ CMOS technology. This amplifier circuits consist of two cascode stages. Used cascode structure has good reverse isolation. These amplifier circuits consist of two stages which are driver stage and power amplification stage. The designed power amplifier is simulated with ADS using 0.25-${\mu}m$ CMOS library at 3.3 V power supply. Simulation results indicate that the amplifier has a PAE of 39 % and power gain of 24 dBm at 1.95 GHz.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제2권1호
• /
• pp.19-29
• /
• 2002

A simple and analytical design approach for input power matched CMOS RF LNA circuits and their scaling for lower power consumption, is introduced. In spite of the simplicity of our expressions, it gives excellent agreement with numerical simulation results using commercial CAD tools for several circuit examples performed at 2.4GHz using $0.18\mu\textrm{m}$ CMOS technology. These simple and analytical results are extremely useful in that they can provide enough insights not only for designing any CMOS LNA circuits, but also for characterizing and diagnosing them whether being prototyped or manufactured.