• 대한전자공학회논문지
• /
• 제9권5호
• /
• pp.6-11
• /
• 1972

임의의 안정한 전달함수를 실현하는 일반적인 능동 RC회로합성방법에 대하여 논의하였다. 회로요소는 R, C, 및 연산증폭기 뿐이며, 회로구성은 박막 RC전로와 IC연산증폭기를 적용하는데 적합하다. 극과 전송령은 서로 독립식으로 조정될 수 있으며, 이들은 회로요소들의 변화에 민감하지 않다.

• 대한전자공학회논문지
• /
• 제4권4호
• /
• pp.13-18
• /
• 1967

삼각함수형 선형 수동 RC분포회로의 전압전달함수의 모든 극점은 s-평면상에서 부의 실축상에 존재하므로 unit step input에 대한 과도응답은 단조한 특성을 갖는다. 이러한 특성은 집중정수회로에 적용하였던 Elmore의 상승시간 및 지연시간 계산방법을 RC분포회로에도 적용시킬 수 있는 충분한 조건이므로 본 논문에서는 삼각함수형 RC분포회로의 과도응답특성해석을 위의 방법으로 시도하였다. 그 결과 이 회로의 상승시간 및 지연시간은 시정수 및 거리각 θ의 증가와 더불어 이들 시간도 증가함을 확인하였다.

• 한국전자파학회논문지
• /
• 제25권1호
• /
• pp.47-52
• /
• 2014

본 논문에서는 대면적 정전식 터치스크린 구동 회로를 설계하기 위하여 여러 가지 터치스크린 패널 구조의 회로 모델을 제안하고, 그 모델의 사용 가능한 주파수 영역을 분석하였다. 터치스크린 패널 한 개 셀의 2D EM 시뮬레이션 결과를 이용한 전체 패널의 circuit 시뮬레이션을 통하여, 23인치 대면적 패널의 가장 긴 채널과 짧은 채널을 5개의 RC 소자의 회로 모델로 근사하였다. EM/circuit 시뮬레이션과 5개 소자의 RC 모델의 S 파라미터 비교를 통해, 5개 소자 모델이 130 kHz까지 10도 이내의 채널 위상 차이를 가지는 것을 확인하였다. 7개 RC 소자를 사용한 모델을 통하여 10도 이내의 채널 위상 차이를 가지는 모델의 주파수 영역을 200 kHz까지 확장하였다.

• 대한전자공학회논문지
• /
• 제8권2호
• /
• pp.24-33
• /
• 1971

부성특성회로로서 쌍트랜지스터 회가의 양에미터단자사이에 용량 C와 저항 R의 병렬회로를 삽입하고, 표준화주파수의 단형파전류원를 에미터·바이어스전류원으로 하여 쌍회로를 구동하면, RC병렬회로는 정부변조회로의 적분회로로서 동작시킬 수 있다. 이 적분회로와 직렬로 신호파전압원을 접속시키면 쌍회로가 구동전원의 표준화펄스에 의하여 구동될 때 마다, RC 적분회로의 적분전압과 신호파전압이 서로 비교되기 때문에 그들의 차전압에 의하여 쌍회로의 트랜지스터들 중의 어느 한 쪽이 ON되기 때문에 그 베이스결합저항단자에는 one bit의 펄스가 송출된다. 본실험에서는 극히 간소한 회로구성을 갖는 쌍트랜지스터회로에 의한 정착변조회로를 제시하고 그들의 특성을 부기하였다. 정착변조파의 품질 혹은 S/N비의 향상을 위하여 고려하여야 할 문제로서, 적분회로의 회로정수 및 양자화전압의 구동펄스의 파고와 파폭의 관계를 검토한다.

• 전자공학회논문지
• /
• 제54권2호
• /
• pp.133-138
• /
• 2017

본 논문은 RC 시정수 회로를 이용하여 지터 특성을 개선한 위상고정루프의 구조를 제안하였다. RC 시정수 회로에서는 루프 필터 전압이 작은 시정수와 큰 시정수 값을 가지는 회로를 통과하여 비교기로 전달된다. 작은 시정수 값을 가지는 회로를 지나는 신호는 거의 루프 필터 출력 전압과 같은 값을 가진다. 큰 시정수 값을 가지는 회로를 지나는 신호는 루프 필터 출력전압의 평균값을 가지며, 비교기회로에서 기준 신호 역할을 한다. 비교기의 출력 신호는 루프 필터에 전류를 공급하는 보조 전하펌프를 제어한다. 루프 필터 출력 전압이 상승하면 보조 전하펌프는 루프 필터에서 전류를 방전시켜 루프 필터 출력 전압이 하강하게 하고, 또는 루프 필터 출력 전압이 하강하면 보조 전하펌프는 루프 필터에서 전류를 충전시켜 루프 필터 출력 전압이 상승하게 한다. 이런 부궤환 루프는 필터 출력 전압 변동 폭을 줄여서 지터 크기를 감소시켜준다.

• 한국산업정보학회논문지
• /
• 제27권4호
• /
• pp.11-18
• /
• 2022

PUF(physically unclonable function)는 회로의 자연적인 변이를 이용하여 복제 불가능한 난수를 생성하는 회로이다. 통제가 어려운 변이를 활용하기 때문에 예측이 불가능하여 완전한 난수를 생성할 수 있지만 환경 변수에 의해 영향을 받는다는 문제가 있다. 본 논문에서는 이를 해결하기 위해 신뢰도 신호를 생성하는 PUF를 제안한다. 두 회로의 시간상수(time constant)의 차이를 이용한 PUF를 설계, 구현하여 서로 다른 PUF에서는 충분히 다른 출력이 나오고 같은 PUF에서는 온도가 변하여도 출력값의 큰 차이가 없음을 검증하였다. 오류정정코드를 사용하는 기존 기술 대비 700배 이상 작은 오버헤드로 동등한 수준의 신뢰도를 보장한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 춘계학술대회
• /
• pp.197-199
• /
• 2017

본 논문은 RC 시정수 회로를 이용하여 지터 특성을 개선한 위상고정루프의 구조를 제안하였다. RC 시정수 회로에서는 루프 필터 전압이 작은 시정수와 큰 시정수 값을 가지는 회로를 통과하여 비교기로 전달된다. 이런 부궤환 루프는 필터 출력 전압 변동 폭을 줄여서 지터 크기를 감소시켜준다.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.553-559
• /
• 2022

본 논문에서는 cascode GaN FET의 하프 브릿지 구성에서 오실레이션 억제를 위한 RC 스너버 회로 설계 기술을 분석한다. 대표적인 WBG 소자인 cascode GaN FET는 우수한 고속 스위칭 특성이 우수하다. 다만, 이러한 고속 스위칭 특성으로 인하여 false turn-off 문제가 야기되며, 이를 억제하기 위해 RC 스너버 회로가 필수적이다. 따라서, 일반적으로 많이 사용되는 실험 기반의 선정 기법과 근궤적법을 이용한 분석 기법을 비교한다. 일반적인 방법의 경우 실험적 경험을 바탕으로 오실레이션 억제 성능이 만족될 때까지 지속적인 회로 변경이 필요하다. 하지만, 근궤적 기법의 경우 비진동 R-C 맵을 기반으로 초기값을 설정 할 수 있다. 이러한 설계 기술에 따른 성능을 비교하기 위해 모의실험과 실제 더블 펄스 회로 구성을 통한 실험을 진행하였다.

• 센서학회지
• /
• 제6권2호
• /
• pp.115-122
• /
• 1997

집적된 수동소자의 변동에 의한 RC 시상수 변동을 보정하는 on-chip 자동 보정(tuning)회로를 제안된 적분레벨 근사화 기법을 이용하여 설계하였다. 이 방법은 기존의 이중경사 보정회로가 갖는 결점인 미발생 코드 존재와 오류코드 발생을 해결할 수 있으며, 보정코드가 정상적인 동작을 할 때는 고정되기 때문에 집적회로에서 처리되는 신호의 변조를 유발하지 않는다. 이 보정회로는 적분기와 간단한 A/D 변환기 및 디지탈 제어 회로로 구성되며, 집적회로내의 모든 커패시터는 커패시터 열로 대체된 후 설정된 RC 시상수를 유지하도록 보정회로에 의해서 프로그램 된다. 설계된 자동 보정회로에 의하여 ${\pm}50%$의 시상수 변동율을 갖는 집적 시스템의 RC 시상수 오차범위는 4비트 보정로드의 경우 $-9.74{\sim}+9.69%$로 측정되었다.

• 대한전자공학회논문지SD
• /
• 제37권1호
• /
• pp.83-91
• /
• 2000

본 논문은 수 만 개 이상의 소자로 구성된 대규모 배선 회로를 SPICE와 같은 회로 시뮬레이터로 분석할 수 있도록 그 규모를 축소 시키는 새로운 방법을 제안하고 있다. 이 방법은 배선 회로의 구조 분석과 Elmore 시정수에 바탕을 둔 여러 가지 규칙들을 사용하여 회로 소자 개수를 줄여나가는 기존의 방법과 근본적으로 다른 접근 방식이다. AWE 기법을 사용하여 CMOS 게이트 구동 측성 모델을 구하고, 이 모델에 배선 회로를 연결하여 타임 모멘트를 계산한 다음, 이와 동일한 모멘트를 갖는 등가 RC 회로를 합성하는 과정을 거친다. 이 방법을 사용하면 배선 회로를 구동하는 CMOS 게이트의 특성을 높이는 수준의 정확도로 방영할 수 있을 뿐만 아니라, 압축된 회로의 크기가 원래 배선 회로에 포함되어 있던 소자의 개수와 관계없이 출력 노드의 개수에 비례하여 결정되므로, 대규모 배선 회로에 대해서 압축율이 극히 우수하다. 이 방법을 C 프로그램으로 구현하여 0.5${\mu}m$ CMOS ASIC 제품에 적용한 결과, 99% 이상의 극히 우수한 압축율을 보였으며, 원래의 배선 회로 대비 지연 시간 측면에서 1~10%의 오차를 갖는 정확도를 나타내었다.