• 방송공학회논문지
• /
• 제16권4호
• /
• pp.596-601
• /
• 2011

양안식 3차원 방송의 경우 좌우 두 시점에 해당하는 영상을 동시에 전송해야 하기 때문에 전송 대역폭의 부담이 매우 크다. 이러한 부담을 줄이기 위해 좌우 시점의 두 영상을 전송하는 대신에 좌영상과 이에 해당하는 깊이맵을 부호화하여 전송하는 방법이 있다. 이러한 3차원 방송 시스템의 수신단에서는 좌영상과 깊이맵을 복호한 뒤에 우영상을 만들어 좌우 영상을 실시간으로 출력한다. 본 논문에서는 좌영상과 깊이맵을 이용하여 가상시점 영상을 생성할 때 생기는 빈 공간을 효율적으로 채우는 기법을 제안하고, 전 과정의 실시간 처리를 위해 이를 GPU상에서 병렬로 처리되도록 구현했다. 그 결과 효과적으로 홀 채움을 수행하면서 CPU 대비 15배 이상 빠르게 양안식 영상을 생성할 수 있었다.

• 정보처리학회논문지A
• /
• 제13A권1호
• /
• pp.71-78
• /
• 2006

어플리케이션에서 XML 데이터를 이용하기 위한 방법으로 XML 타입 정의에 맞는 클래스를 생성하고 데이터의 인터페이스를 담당하게 하는 XML 바인딩 방법이 있다. 그런데 이러한 방법을 지원하는 기존의 바인딩 프레임워크에서는 XML 정의 문법에서 정의된 모든 요소에 대해 클래스를 생성하여 클래스의 수가 많아지고 전체 어플리케이션의 복잡도가 높아지는 문제가 있다. 본 연구에서는 XML 정의 문법에서 XML 바인딩 클래스 생성이 필요한 요소들을 추출하는 인라인 방법을 제안한다. 제안된 바인딩 클래스생성 방법은 반복과 재귀 등의 경우에만 클래스를 생성하고 터미널 요소의 값은 필드로 표현하는 클래스를 생성한다. 그리고 인라인된 요소들의 경로를 회복하여 XML 문서를 생성하기 위한 마샬링 알고리즘을 소개한다. 제안된 방법을 검증하기 위하여 IBinder 시스템을 개발하고 생성된 결과를 기존의 방법과 비교하였다. 그 결과 IBinder 시스템에서 생성된 XML 바인딩 클래스의 수가 크게 줄어드는 것을 보일 수 있었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제15권2호
• /
• pp.140-144
• /
• 2009

테스트 주도 개발의 장점을 얻기 위해서는 효율적인 테스트 도구의 사용은 필수적이다. 기존의 통합 자동화 테스트 도구는 표준화 되지 않은 스크립트(script) 언어를 사용하거나 단위 테스트에 적합하지 않은 경우가 많다. 기존의 단위 테스트 도구는 대부분 프로그램의 원시코드에 테스트를 위한 코드가 추가된다. 이것은 원시 코드의 복잡도를 높이고 테스트 케이스 변경 시 원시코드의 여러 부분을 수정해야 하는 문제점이 있다. 본 논문에서는 테스트 주도 개발 시 개발자가 표준 자바 스크립트(Java script)를 이용하여 테스트 케이스 수정을 용이하게 할 수 있도록 유연한 테스트 도구의 설계를 제안하고 제안된 설계의 가용성을 검증하고자 테스트 도구를 구현하였다.

• Transactions on Control, Automation and Systems Engineering
• /
• 제3권3호
• /
• pp.181-189
• /
• 2001

The software components of embedded control systems get extremely complex as they are designed into distributed systems get extremely complex as they are designed into distributed systems consisting of a large number of inexpensive microcontrollers interconnected by low-bandwidth real-time networks such as the controller area network (CAN). While recently emerging middleware technologies such as CORBA and DCOM address the complexity of distributed programming, they cannot be directly applied to distributed control system design due to their excessive resource demand and inadequate communication models. In this paper, we propose a CORBA-based middleware design for CAN-based distributed embedded control systems. Our design goal is to minimize its resource need and make it support group communication without losing the IDL (interface definition language) level compliance to the OMG standards. To achieve this, we develop a transport protocol on the CAN and a group communication scheme based on the well-known publisher/subscriber model. The protocol effectively realizes subject-based addressing and supports anonymous publisher/subscriber communication. We also customize the method invocation and message passing protocol, referred to as the general inter-ORB protocol (GIOP), of CORBA so that CORBA method invocations are efficiently serviced on a low-bandwidth network such as the CAN. This customization includes packed data encoding and variable-length integer encoding for compact representation of IDL data types. We have implemented our CORBA-based middleware on the mArx real-time operating system we have developed at Seoul National University. Our experiments clearly demonstrate that it is feasible to use CORBA in developing distributed embedded control systems possessing severe resource limitations. Our design clearly demonstrates that it is feasible to use a CORBA-based middleware in developing distributed embedded systems on real-time networks possessing severe resource limitations.

• 전자공학회논문지CI
• /
• 제47권2호
• /
• pp.1-10
• /
• 2010

가상의 프로세스 토폴로지를 물리적인 프로세서 토폴로지로 매핑하는 문제는 병렬 프로그래밍에서 가장 중요한 이슈 중의 하나이다. 그러나 이 매핑은 토폴로지 비규칙성 및 라우팅 복잡성으로 인해 어려운 문제로 여겨지고 있다. 본 논문에서는 프로세스간 통신 패턴으로 2차원 메쉬 프로세스 토폴로지를 가정하여, 비규칙 클러스터 시스템을 위한 새로운 프로세스 매핑 기법인 인접 기반 매핑(AM)을 제안한다. 클러스터 시스템은 전통적인 규칙성 네트워크에서는 달성하기 어려운 상호연결 유연성과 시스템 확장성을 제공하기 때문에 여러 해 동안 활발히 연구 개발되어 오고 있다. 제안한 AM은 가상 프로세스 토폴로지에서 이웃하는 프로세스를 물리적인 프로세서 토폴로지의 인접한 프로세서에게 매핑시킨다. 시뮬레이션 결과에 따르면, 제안한 AM은 기존 방법에 비하여 매핑 품질이 우수하고 프로세스간 지연시간이 감소하는 결과를 나타낸다.

• 대한전자공학회논문지SD
• /
• 제40권4호
• /
• pp.1-12
• /
• 2003

본 논문에서는 과도상태 회로 시뮬레이션에서 각각의 단일전자 트랜지스터 (Single electron transistor: SET)가 독립적으로 다루어질 수 있는 영역을 체계적으로 조사했다. Interconnection 정전용량이 충분히 큰 회로의 과도상태 시뮬레이션에서도 정상상태 경우와 마찬가지로 각각의 SET가 독립적으로 다뤄질 수 있음을 찾았다. 그러나, 각각의 SET들이 서로 독립적으로 다뤄질 수 있는 interconnection의 부하정전용량은 정상상태보다 약 10배 정도 크다. 이런 조건에서 SPICE에 적용 가능한 단일전자 트랜지스터 (Single electron transistor: SET)의 과도상태 compact 모델을 제시한다. 이 모델은 SPICE main routine의 admittance 행렬과 전류 행렬 구성 요소를 효율적으로 만들기 위해 새롭게 개발된 등가회로 접근방식에 기초한다. 과도상태 모델은 전자우물 안의 전자 개수를 정확히 계산하기 위해서 시변 master 방정식 solver를 각각 포함한다. 이 모델을 이용해서 단일전자 회로 및 단일전자 소자/회로와 CMOS 회로가 결합한 SET/CMOS hybrid 회로를 성공적으로 계산했다. SPICE에 적용된 기존의 시뮬레이터의 결과와 비교해서 상당히 일치하며 CPU 계산 시간도 더 짧아짐을 보인다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제4권1호
• /
• pp.23-30
• /
• 2015

자바 리플렉션은 프로그램 구성 요소들을 조사하여 호출 및 조작할 수 있는 자바 언어의 기능이다. 이를 이용하면 보다 많은 호출 단계를 거치는 구조로 변형되기에 난독화 효과를 얻을 수 있다. 그러나 이를 이용할 때, 프로그램 자체의 구성 요소 이름이 문자열 형태로 노출된다. 본 논문에서는 안드로이드 애플리케이션에서 리플렉션을 적용하여 난독화하고, 이때 노출되는 문자열들을 비즈네르 암호화 알고리즘으로 은닉하여 정적분석을 방해하는 기법 및 도구를 제시한다. 실험 결과 소스 코드의 전체적인 복잡도를 증가시키는 데 효과가 있었다. 또한 서버와 로컬 기반의 두 가지 복호화 방법을 제공하는데, 이는 애플리케이션의 실행속도에 영향을 미치기 때문에 API의 중요도에 따라 선택할 수 있다.

• 한국통신학회논문지
• /
• 제37B권12호
• /
• pp.1102-1112
• /
• 2012

스마트폰의 급격한 보급에 따른 무선 접속망의 과부하 문제가 네트워크에서 중요한 문제로 부각되고 있다. 이 논문에서는 매크로 셀, 펨토 셀, 와이파이 접속망으로 다양하게 구성되어 있는 현재 이종 네트워크에서 접속망 과부하 문제를 해결하기 위한 최적의 셀 선정 기법과 리소스 할당 기법을 제안한다. 주어진 현재 서비스 부하 상태에서 네트워크가 동시에 추가 수용할 수 있는 사용자 수를 최대화할 수 있는 사용자-셀 간의 선정 기법을 제공한다. 이를 위해 이종 무선 접속망에서의 셀 선정 문제를 이진 정수계획 모형으로 최적화 문제를 수립하고, 이를 최적화 해법 도구를 이용하여 접속망 과부하를 억제할 수 있는 최적의 셀 선정 기법을 도출한다. 네트워크 레벨 시뮬레이션을 통해 이 논문에서 제안된 기법이 현재 무선 접속망에서 주로 사용되고 있는 국소적 셀 선정기법에 비해, 과부하가 걸린 무선 접속망에서 주어진 여러 셀들을 최대한 균등하게 효율적으로 활용함으로써 현저하게 네트워크 접속 장애율을 감소시킬 수 있음을 보인다. 또한 논문에서 사용된 이진 정수계획 모형의 최적화 문제를 푸는 데 소요되는 계산 복잡도에 대한 실험을 통해 제안된 알고리즘의 실용 가능성에 대해서 검증한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 추계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.197-199
• /
• 2002

The invention of VHDL(Very High Speed Integrated Circuit Hardware Description Language), Technical language of Hardware, is a kind of turning point in digital circuit designing, which is being more and more complicated and integrated. Because of its excellency in expression ability of hardware, VHDL is not only used in designing Hardware but also in simulation for verification, and in exchange and conservation, composition of the data of designs, and in many other ways. Especially, It is very important that VHDL is a Technical language of Hardware standardized by IEEE, intenational body with an authority. The biggest problem in modern circuit designing can be pointed out in two way. One is a problem how to process the rapidly being complicated circuit complexity. The other is minimizing the period of designing and manufacturing to survive in a cutthroat competition. To promote the use of VHDL, more than a simple use of simulation by VHDL, it is requested to use VHDL in composing logical circuit with chip manufacturing. And, by developing the quality of designing technique, it can contribute for development in domestic industry related to ASIC designing. In this paper in designing SMPS(Switching mode power supply), programming PWM by VHDL, it can print static voltage by the variable load, connect computer to chip with byteblaster, and download in Max(EPM7064SLCS4 - 5)chip of ALTER. To achieve this, it is supposed to use VHDL in modeling, simulating, compositing logic and product of the FPGA chip. Despite its limit in size and operating speed caused by the specific property of FPGA chip, it can be said that this method should be introduced more aggressively because of its prompt realization after designing.

• 대한토목학회논문집
• /
• 제9권3호
• /
• pp.57-64
• /
• 1989

철근콘크리트 뼈대구조의 신뢰성 최적설계에 관한 연구를 제시한 것으로 파괴확률의 산정에서 AFOSM방법과 SOSM방법을 적용하였고, SLP 알고리즘을 바탕으로 하는 시스템 최적화 기법을 사용하였다. 신뢰성 최적설계를 예시할 목적으로 1층 2경간 철근콘크리트 뼈대에 대한 수치예를 제시하였다. 결과적으로 여기서 적용된 신뢰성 최적화 과정은 최적수준의 안전률은 비교적 정확하게 예측할 수 있게하며 어느정도 복잡한 실제 구조물에도 사용될 수 있다는 사실을 알수 있었다. 아울러 기본적인 변수의 확률분포 및 작용하중과 재료의 불확실성에 관한 민감도는 최적설계에 큰 영향을 미칠 수 있으며 AFOSM방법과 SOSM방법은 설계결과의 영향에 별 차이가 없으므로 본 연구 경우로 보아 시간적으로 경제성이 있는 AFOSM방법이 더 실용적이라고 볼 수 있다.