• Title/Summary/Keyword: Power electronic converter

Search Result 776, Processing Time 0.587 seconds

세그먼트 부분 정합 기법 기반의 10비트 100MS/s 0.13um CMOS D/A 변환기 설계 (A 10b 100MS/s 0.13um CMOS D/A Converter Based on A Segmented Local Matching Technique)

  • 황태호;김차동;최희철;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제47권4호
    • /
    • pp.62-68
    • /
    • 2010
  • 본 논문에서는 주로 소면적 구현을 위하여 세그먼트 부분 정합 기법을 적용한 10비트 100MS/s DAC를 제안한다. 제안하는 DAC는 비교적 적은 수의 소자로도 요구되는 선형성을 유지하면서 고속으로 부하저항의 구동이 가능한 세그먼트 전류 구동방식 구조를 사용하였으며, 제안하는 세그먼트 부분 정합 기법을 적용하여 정합이 필요한 전류 셀들의 숫자와 크기를 줄였다. 또한, 전류 셀에는 작은 크기의 소자를 사용하면서도 높은 출력 임피던스를 얻을 수 있도록 이중-캐스코드 구조를 채용하였다. 시제품 DAC는 0.13um CMOS 공정으로 제작되었으며, 유효 면적의 크기는 $0.13mm^2$이다. 시제품 측정 결과, 3.3V의 전원전압과 $1V_{p-p}$의 단일 출력 범위 조건에서 $50{\Omega}$의 부하저항을 구동할 때 DNL 및 INL은 각각 -0.73LSB, -0.76LSB 수준이며, SFDR은 100MS/s의 동작 속도에서 최대 58.6dB이다.

높은 정확도를 가진 집적 커페시터 기반의 10비트 250MS/s $1.8mm^2$ 85mW 0.13un CMOS A/D 변환기 (A 10b 250MS/s $1.8mm^2$ 85mW 0.13um CMOS ADC Based on High-Accuracy Integrated Capacitors)

  • 사두환;최희철;김영록;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제43권11호
    • /
    • pp.58-68
    • /
    • 2006
  • 본 논문에서는 차세대 디지털 TV 및 무선 랜 등과 같이 고속에서 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템을 위한 10b 250MS/s $1.8mm^2$ 85mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 10b 해상도에서 250MS/s의 아주 빠른 속도 사양을 만족시키면서, 면적 및 전력 소모를 최소화하기 위해 3단 파이프라인 구조를 사용하였다. 입력단 SHA 회로는 게이트-부트스트래핑 (gate-bootstrapping) 기법을 적용한 샘플링 스위치 혹은 CMOS 샘플링스위치 등 어떤 형태를 사용할 경우에도 10비트 이상의 해상도를 유지하도록 하였으며, SHA 및 두개의 MDAC에 사용되는 증폭기는 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용함으로써 10비트에서 요구되는 DC 전압 이득과 250MS/s에서 요구되는 대역폭을 얻음과 동시에 필요한 위상 여유를 갖도록 하였다. 또한, 2개의 MDAC의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 향상된 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하였으며, 기준 전류 및 전압 발생기는 온-칩 RC 필터를 사용하여 잡음을 최소화하고, 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 각각 최대 0.24LSB, 0.35LSB 수준을 보여준다. 또한, 동적 성능으로는 200MS/s와 250MS/s의 동작 속도에서 각각 최대 54dB, 48dB의 SNDR과 67dB, 61dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.8mm^2$이며 전력 소모는 1.2V 전원 전압에서 최대 동작 속도인 250MS/s일 때 85mW이다.

무선 간섭 제거 중계기에서 적응형 위상 잡음 보상기 연구 (Adaptive Phase Noise Compensator in Wireless ICS Repeater)

  • 정해성;백광훈;유흥균
    • 한국전자파학회논문지
    • /
    • 제22권4호
    • /
    • pp.481-488
    • /
    • 2011
  • 본 논문에서는 위상 잡음 분석과 성능 평가를 통한 OFDM 기반의 새로운 무선 간섭 제거 중계기를 제안한다. 최근 무선 중계기에 관련된 많은 연구가 진행되고 있다. 이전의 연구는 단지 궤환 신호를 제거하는 알고리즘에 관한 것이었다. 하지만, 무선 중계기 시스템에서는 up/down 컨버터에 위상 잡음의 영향이 존재한다. 무선 중계기 시스템에서 위상 잡음의 영향이 있게 되면 시스템 성능은 매우 열화될 것이다. 따라서, 무선 중계기 시스템에서는 위상 잡음을 효과적으로 제거할 수 있는 위상 잡음 보상기가 필요하다. 따라서, 본 논문에서는 위상 잡음의 영향을 효과적으로 제거할 수 있는 OFDM 기반의 적응형 위상 잡음 보상기를 제안한다. 간섭을 효과적으로 제거하기 위해서, 무선 중계기 시스템에 적응형 위상 잡음 보상기를 적용한다. 본 논문에서 제안하는 적응형 위상 잡음 보상기를 통해서 위상 잡음의 영향을 효과적으로 제거한다. 또한, OFDM 기반 무선 중계기 시스템에서 발생되는 위상 잡음의 영향을 분석한다. 변조 방식이 4QAM이고 위상 잡음의 전력이 -15 dBc, 위상 잡음의 cutoff 주파수가 100 kHz인 경우에, 제안된 알고리즘의 BER 성능은 $10^{-4}$에서 적응형 등화기를 사용하고 위상 잡음 보상기를 사용하지 않은 경우보다 4 dB 정도 더 좋다.

MOCVD법으로 성장한 ZnO 나노구조의 온도 의존성 (Temperature dependency of the ZnO nanostructures grown by metalorganic chemical vapor deposition)

  • 최미경;김동찬;공보현;김영이;안철현;한원석;;조형균;이주영;이종훈;김홍승
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
    • /
    • pp.20-20
    • /
    • 2008
  • 최근 LEDs가 동일 효율의 전구에 비해 에너지 절감 효과 크며 신뢰성이 뛰어나다기 때문에 기존 광원을 빠르게 대체해 나가고 있다. 특히 자외선 파장을 가지는 LEDs는 발열이 낮아 냉각장치가 필요 없으며, 수명이 길어 기존 UV lamp에 비해 많은 장점을 가지고 있기 때문에 많은 관심을 밭고 있다. 그럼에도 불구하고 자외선 LEDs는 제조 단가가 높고 power가 낮아 소요량이 많은 등 아직 해결해야 할 부분이 많기 때문에 이를 해결하기 위해 여러가지 재료와 다양한 구조가 고려되고 있다. 그 중 ZnO는 II-VI족 화합물 반도체로써 UV영역의 넓은 밴드갭(3.37eV)을 가지는 투명한 재료이다. 특히 ZnO는 60meV의 큰 엑시톤 결합에너지를 가지며, 가시광 영역에서 높은 투과율을 가지고, 상온에서 물리적, 화학적으로 안정하기 때문에 UV sensor, UV laser, UV converter, UV LEDs 등 광소자 분야에서 연구가 활발히 진행되고 있다. ZnO가 광소자의 발광재료로써 높은 효율을 얻기 위해서는 결정성을 높여 내부 결함을 감소시키며, 발광 면적을 높일 수 있는 구조가 요구된다. 특히 MOCVD 법으로 성장한 나노막대는 에피성장되어 높은 결정성을 기대할 수 있으며, 성장 조건을 조절함으로써 나노막대의 aspect ratio와 밀도 제어할 수 있기 때문에 표면적을 효과적으로 넓혀 높은 발광효율을 얻을 수 있다. 본 실험에서는 MOCVD 법으로 실리콘과 사파이어 기판 위에 다양한 성장 온도를 가진 나노구조를 성장 시키고 온도에 따른 형상 변화와 특성을 평가하였다. ZnO 의 성장온도가 약 $360^{\circ}C$ 일 때, 밀도가 조밀하고 기판에 수직 배열한 균일한 나노막대가 성장되었으며 우수한 결정성, 광학적 특성이 나타남을 SEM, TEM, PL, XRD를 사용하여 확인하였다.

  • PDF

배터리 전류의 정밀 측정을 위한 단일 비트 2차 CIFF 구조 델타 시그마 모듈레이터 (A Single-Bit 2nd-Order CIFF Delta-Sigma Modulator for Precision Measurement of Battery Current)

  • 배기경;천지민
    • 한국정보전자통신기술학회논문지
    • /
    • 제13권3호
    • /
    • pp.184-196
    • /
    • 2020
  • 본 논문에서는 배터리 관리 시스템 (BMS)에서 2차 전지 배터리를 통해 흐르는 전류의 정밀한 측정을 위한 cascaded-of-integrator feedforward (CIFF) 구조의 단일 비트 2차 델타-시그마 모듈레이터를 제안하였다. 제안된 모듈레이터는 2개의 스위치드 커패시터 적분기, 단일 비트 비교기, 비중첩 클록 발생기 및 바이어스와 같은 주변 회로로 구현하였다. 제안된 구조는 낮은 공통 모드 입력 전압을 가지는 low-side 전류 측정 방법에 적용되도록 설계되었다. Low-side 전류 측정 방법을 사용하면 회로 설계에 부담이 줄어들게 되는 장점을 가진다. 그리고 ±30mV 입력 전압을 15비트 해상도를 가지는 ADC로 분해하기 때문에 추가적인 programmable gain amplifier (PGA)를 구현할 필요가 없어 수 mW의 전력소모를 줄일 수 있다. 제안된 단일 비트 2차 CIFF 델타-시그마 모듈레이터는 350nm CMOS 공정으로 구현하였으며 5kHz 대역폭에 대해 400의 oversampling ratio (OSR)로 95.46dB의 signal-to-noise-and-distortion ratio (SNDR), 96.01dB의 spurious-free dynamic range (SFDR) 및 15.56비트의 effective-number-of-bits (ENOB)을 달성하였다. 델타 시그마 모듈레이터의 면적 및 전력 소비는 각각 670×490㎛2 및 414㎼이다.

산업용 임베디드 시스템 플랫폼 개발 (Development of Industrial Embedded System Platform)

  • 김대남;김교선
    • 전자공학회논문지CI
    • /
    • 제47권5호
    • /
    • pp.50-60
    • /
    • 2010
  • 지난 반세기 동안 컴퓨터 시스템의 발전으로 개인용 컴퓨터와 소프트웨어 산업은 유래 없는 호황을 누렸다. 21세기에 들어서는 이러한 흐름이 모바일 기기로 점차 이동하면서 임베디드 시스템 시장이 폭발적으로 증가하였다. 휴대전화, 내비게이션 시스템, PMP 등의 휴대용 멀티미디어 기기들은 시장에 쏟아져 나온 반면에 대부분의 산업용 제어시스템은 여전히 단순제어 시스템에 의존하여 제품이 개발되고 있다. 실제로 이를 첨단 하드웨어와 소프트웨어의 기술로 전환하려고 해도 그 수요가 모바일 시장에 비해 낮아 부품수급이 어렵고 가격이 상승하는 문제를 안고 있으며 기술개발 시 발생하는 많은 비용과 인력은 기업 입장에서는 투자 부담이 될 수밖에 없다. 그러나 미래 고객들에게 제품에 대한 기업 이미지를 끌어올리기 위해서는 고성능 시스템의 하드웨어와 소프트웨어 플랫폼 개발이 반드시 필요하다. 본 논문에서는 이러한 문제점들을 해결하기 위해서 네트워크 임베디드 시스템의 최적화된 하드웨어 플랫폼과 소프트웨어 플랫폼을 개발하였다. 개발된 플랫폼은 멀티미디어 기능을 추가하여 고급형 제품을 위한 플랫폼으로 제작하였다. 멀티미디어 기능을 구현하기 위해서 텔레칩스 사의 멀티미디어 프로세서인 TCC8300을 기반으로 개발하였으며 프로세서 내부의 다양한 병렬하드웨어 기능을 이용함으로써 회로상의 부품의 수를 최소화 하고 성능 향상과 더불어 전력소모량을 최소화하였다. 그리고 소프트웨어의 기술비용(로열티)을 없애기 위해서 오픈소스 기반의 운영체제인 임베디드 리눅스와 오픈소스 기반의 그래픽 라이브러리인 TinyX와 GTK+를 이용하여 GUI(Graphic User Interface)를 구현하였다. 또한 개발된 플랫폼을 이용하여 여러 가지 방식의 YUV2RGB 프레임 변환 실험 및 측정을 통해서 성능 및 프레임별 변환 시에 소모되는 전력량을 계산하였고 플랫폼의 각 부분별 동작에 대한 전력소모량 측정을 통해서 플랫폼 구성 시 필요한 전력과 성능을 예측할 수 있도록 하였다. 응용제품을 개발할 때 주어진 기능 및 성능 그리고 저전력 등의 사양이 구현 가능한지 분석하고 절충할 때 사용할 수 있는 모델식을 개발하였고 이를 활용하여 직접 제작해 봄으로써 신뢰성을 입증하였다. 이 때, 하드웨어 부품들은 휴대폰 생산 시에 사용되는 부품들을 사용함으로써 저가의 부품을 안정적으로 수급하여 대량생산을 용이하게 하였다.