• 한국통신학회논문지
• /
• 제38A권2호
• /
• pp.209-216
• /
• 2013

본 논문에서는 저전력 고품질의 60GHz 대역 무선 통신을 위한 디지털 역지향성 안테나 시스템의 설계와 성능을 분석하였다. 디지털 역지향성 안테나는 수신된 방향에 대한 정보 없이 자동적으로 빔을 신호원 방향으로 생성할 수 있다. 제안된 시스템은 신호원 방향으로 빔을 형성하여 간섭 신호를 감소시키고 SINR 을 향상시킴으로써 저전력 통신이 가능하다. 초고속 통신을 위해서 60GHz 와 같은 밀리미터파 대역에서 통신을 할 경우 주파수 오프셋이 심하게 발생된다. 본 논문에서는 디지털 PLL 을 사용하여 주파수 오프셋에 강한 시스템을 설계하였다. 또한, 안테나 수에 따른 빔 성능 및 디지털 역지향성 안테나의 위상 공액 기법을 사용한 경우에 대해서 주파수 오프셋을 고려하여 성능을 분석하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 추계종합학술대회
• /
• pp.161-166
• /
• 1999

이동 통신의 세계적 흐름은 디지털화, 고속화 그리고 대용량화의 추세로 나아가고 있다. 또한 한정된 주파수 자원을 효율적으로 이용하기 위하여 대역확산 방식이 그 주를 이루고 있다. 본 연구에서는 고속 주파수도약 방식을 이용하였다. 잡음 등의 여러 가지 문제점을 가지고 있는 PLL(Phase Lock Loop) 대신, PLL의 단점을 최소화할 수 있는 디지털 소자인 직접 디지털 주파수합성기(DDS : Direct Digital Synthesizer)를 사용하여 FFH 시스템 송신부의 주파수합성기를 설계하였다. PLL를 이용하여 고속 주파수 도약시스템을 설계하는 경우, PLL의 settling time의 설정과 요구되는 RF대역폭등의 설계사양을 만족시키기가 어려우며 평형변조기 사용에 의한 회로의 복잡성으로 인한 제약이 따르게 된다. 본 연구에서는 DDS를 이용하여 고속 주파수도약 시스템을 설계하기 위한 성능평가에 대하여 연구하였으며, 오율 개선의 해석과 도약율 1M hps, 5MHz RF 대역폭의 고속 주파수 도약이 가능한 시스템을 설계하고 성능을 평가하였다.

• 방송공학회논문지
• /
• 제10권1호
• /
• pp.31-42
• /
• 2005

ATSC(Advanced Television Systems Committee) DTV(Digital Television) 시스템은 주파수 동기획득에 FPLL(Frequency and Phase Lock Loop)을 사용한다. FPLL은 오직 파일럿 신호만을 이용하기 때문에 파일럿 크기가 작을수록 주파수 수렴범위가 좁아지고 수렴속도가 늦어진다. 또한 파일럿 주위의 스펙트럼 모양에 따라서 양과 음의 주파수 오프셋에 대한 수렴범위에 비대칭성이 나타난다. 본 논문은 주파수 수렴범위의 비대칭성을 극복하고, 파일럿 왜곡 시에도 주파수 동기를 획득하도록 만들기 위해 VSB(Vestigial Sideband) 스펙트럼 양끝에 필터를 설치하고, 이 필터를 통과한 신호의 전력량을 이용하는 알고리즘을 제안한다. 제안한 알고리즘을 사용함으로써 비대칭적으로 좁아지는 수렴범위의 문제점과 파일럿 왜곡에 따른 성능 열화를 보완할 수 있다.

• 한국전자파학회논문지
• /
• 제30권2호
• /
• pp.152-159
• /
• 2019

도플러 레이다는 단일 주파수의 정현파를 이용하므로 움직이는 이동체의 속도만을 측정할 수 있다고 알려져 있다. 일반적으로 이동체의 거리를 측정하기 위해서는 FMCW 레이다나 펄스 레이다를 이용하여야 하는데, 이 경우 하드웨어 구성 및 신호처리가 복잡할 뿐만 아니라, 주파수 대역폭을 넓게 사용하기 때문에 24 GHz나 77 GHz 대역의 밀리미터파를 사용할 수밖에 없어 가격이 비싸다. 따라서 가격이 저렴한 도플러 레이다에서 다중 톤 주파수를 이용하여 이동체의 속도 외에 거리까지 센싱하는 연구가 시작되고 있다. 이에 본 연구에서는 2.4 GHz 도플러 레이다에 내장된 PLL만을 이용한 주파수 조정만으로도 이동체의 거리 센싱이 가능함을 보인다. 특히, 기존에 제안된 DC 기반의 거리 계산에서 필요한 DC 정보를 제거하고, 교류결합된 AC 정보만을 이용하여 거리를 센싱할 수 있음을 보인다. 제안된 기술은 2.4 GHz 대역의 이동체 식별용 특정소출력 무선기기 기술기준을 만족하므로 45 dBm EIRP 출력을 이용하여 이동체 거리 센싱이 필요한 다양한 응용이 가능하다.

• 한국통신학회논문지
• /
• 제32권10C호
• /
• pp.1032-1041
• /
• 2007

위성 기반 측위 시스템은 (global navigation satellite system, GNSS) 위치 기반 기술의 핵심 기술로서, 통신 물리계층으로 직접수열 확산대역 (direct sequence spread spectrum, DS/SS) 시스템을 사용한다. DS/SS 시스템의 성능은 송수신기에서 사용하는 확산 부호의 정확한 동기에 따라 크게 좌우된다. 본 논문은 DS/SS 시스템의 동기기법 가운데 부호 추적 기법에 초점을 맞춘다. 가장 널리 알려진 부호 추적 기법은 이른-늦은 판별기를 사용하는 EL-DLL이다 (delay lock loop with early minus late discriminator). 이상적인 환경에서 EL-DLL은 최적 부호 추정기이다. 그러나 대역 제한된 다중경로 환경에서 EL-DLL은 추적을 통해 정확한 동기시점을 결정한 후에도 여전히 추적편이가 남게 된다. 본 논문에서는 대역 제한된 다중경로 환경에서 EL-DLL의 추적편이 특성 분석을 위해 상관 값이 나타나는 영역을 이른 상관시간 옵셋 영역과 (advanced offset range, AOR) 늦은 상관시간 옵셋 영역으로 (delayed offset range, DOR) 나누어 분석하였다. 분석 결과 대역 제한된 다중경로 환경에서 EL-DLL의 추적편이는 정확한 동기시점을 기준으로 AOR과 DOR에서 상관 값의 대칭성이 왜곡되어 발생하는 제 1형 추적편이와 최고 상관 값이 나타나는 시점이 정확한 동기시점에서 벗어나서 발생하는 제 2형 추적편이로 구별할 수 있으며, 이 가운데 제 2형 추적편이가 추적편이의 대부분을 차지함을 보였다. 또한 AOR과 DOR에서 상관 값 추이 분석을 통해 AOR에서의 상관 값이 DOR에서의 상관 값에 비해 다중경로신호에 의해 덜 왜곡되는 특성을 보였으며, 이를 바탕으로 대역 제한된 GNSS에 적합한 새로운 부호 추적편이 완화 기법을 제안하였다. 제안한 기법은 대역 제한된 다중경로 환경에서 EL-DLL에 비해 정확한 추적이 가능함을 보였다.

• 한국통신학회논문지
• /
• 제33권6C호
• /
• pp.505-511
• /
• 2008

위성 항법 시스템은 (global navigation satellite system, GNSS) 통신 물리계층으로 직접 수열 확산 대역 (direct sequence/spread spectrum, DS/SS) 시스템을 사용하고 있다. DS/SS 시스템은 확산된 정보를 복원하기 위해 한 칩 (chip) 또는 그 이하로 동기를 맞추는 획득 단계와 정확한 동기를 결정하고 유지하는 추적 단계를 수행한다. 가장 널리 알려진 추적 기법은 상관 값의 대칭성을 이용해 부호를 추적하는 $\Delta$-DLL이다 (single delta delay lock loop). 여기서, $\Delta$는 이른-늦은 상관 값의 상관 시간 옵셋 간격을 뜻한다. $\Delta$-DLL은 이상적인 환경에서 최적 부호 추적 기법이다. 그러나 이 기법은 다중경로 환경에서 상관 함수의 대칭성이 깨짐으로 인해 판별기 출력이 비대칭으로 나타나기 때문에 큰 추적 편이를 갖는다. 추적 편이는 정착한 동기 시점과 추적이 완료되어 결정한 동기 시점의 차이를 의미한다. 이러한 추적 편이를 감소시키기 위한 기법으로 작은 $\Delta$를 사용한 $\Delta$-DLL과 두 개의 $\Delta$-DLL을 조합한 ${\Delta}^{(2)}$-DLL이 (double delta DLL) 제안되었다. 그러나 두 기법 모두 여전히 추적 편이가 존재하며, 작은 $\Delta$를 사용하기 때문에 추적 단계의 동적 영역이 줄어들어 정확한 획득 단계가 요구되는 단점을 갖고 있다. 본 논문에서는 추적 편이를 효과적으로 줄이면서도 정확한 획득 단계가 요구되지 않는 상관 값의 최대 기울기 변화에 기반한 추적 편이 감소 기법을 제안한다.

• 한국정보통신학회논문지
• /
• 제10권1호
• /
• pp.80-87
• /
• 2006

CCTV(Closed Circuit TeleVision)에 사용되는 CCD(Charge Coupled Device)는 일본의 소니가 시장을 $80\%$ 선점하고 있다. 이는 다른 회사가 따라오지 못할 만큼의 성능을 가지고 있기 때문인데, 문제는 CCD에서 사용되는 clock 주파수가 범용 비디오 인코더에서 사용하는 주파수와 다르다는 것이다. 이 때문에 범용 비디오 인코더를 사용하여 TV 출력을 만들려면, 화면 크기를 조절해 주는 scaler와 2개 clock의 동기를 잡아주는 PLL(Phase Loop Lock)이 필요하다. 그래서 본 논문에서는 scaler와 PLL을 사용하지 않고도 TV 출력 신호를 만들 수 있도록 CCD와 동일한 clock으로 동작하는 비디오 인코더를 제안한다. 본 비디오 인코더는 ITU-R BT.601 4:2:2, ITU-R BT.656 중 하나의 입력을 받아서 NTSC, PAL등의 S-video 신호와 CVBS(Composite Video Baseband Signals)로 바꾸어 준다. 입력 클럭이 가변하기 때문에 인코더 내부에서 사용하는 필터의 특성도 가변되도록 설계하였고 하드웨어 크기를 줄이기 위해서 곱셈기를 사용하지 않는 구조로 설계하였다. 명암 신호와 색차 신호를 위한 디지털 필터의 bit width는 하드웨어 설계 시 발생할 수 있는 오차를 ${\pm}1$ LSB(Least Significant Bit) 이하가 되도록 정하여 양질의 복합 영상 신호를 만들 수 있도록 하였다. 제안된 시스템은 Altera FPGA인 Stratix EP1S80B953C6ES을 이용하여 검증을 수행하였다.

• 대한전자공학회논문지SD
• /
• 제48권4호
• /
• pp.39-50
• /
• 2011

본 논문에서는 패널 내부 인터페이스의 하나인 2세대 AiPi+의 클록-데이터 복원 회로(Clock & Data Recovery)를 제안하였다. 제안하는 클록-데이터 복원 회로의 속도는 기존 AiPi+ 보다 빠른 1.25 Gbps 로 향상되었으며 다중 위상 클록을 생성하기 위하여 Delay-Locked Loop(DLL)를 사용하였다. 본 논문에서는 패널 내부 인터페이스의 저전력, 작은 면적의 이슈를 만족하는 클록-데이터 복원 회로를 설계하였다. 매우 간단한 방법으로 자동적으로 Harmonic-locking 문제를 해결할 수 있는 주파수 검출기 구조를 제안하여 기존 주파수 검출기(Frequency Detector)의 복잡도, 전류 소모, 그리고 외부 인가에 따른 문제를 개선하였으며, 전압 제어 지연 라인(Voltage Controlled Delay Line) 에서 상승/하강 시간 차이에 따른 에지의 사라짐 현상을 막기 위해서 펄스 폭의 최대치를 제한하는 펄스 폭 오류 보정 방법을 사용하였다. 제안하는 클록-데이터 복원 회로는 CMOS 0.18 ${\mu}m$ 공정으로 제작되었으며 면적은 $660\;{\mu}m\;{\times}\;250\;{\mu}m$이고, 공급 전압은 1.8 V이다. Peak-to-Peak 지터는 15 ps, 입력 버퍼, 이퀄라이저, 병렬화기를 제외한 클록-데이터 복원 회로의 소모 전력은 5.94 mW 이다.