• 대한공간정보학회지
• /
• 제22권1호
• /
• pp.47-54
• /
• 2014

휴대용 단말에 간편하게 구현 가능하도록 GPS의 코드의사거리 관측치 기반의 정밀단독측위(PPP; Precise Point Positioning) 알고리즘을 개발하고 그 성능을 검증하였다. PPP에 필요한 기본 모델로 그룹 딜레이, 상대성 효과, 위성안테나 위상중심오프셋 보정모델을 적용하였다. 위성 궤도와 시계오차는 IGS(International GNSS Service) 공식 산출물에 최적의 알고리즘을 통해 보간하고, 대류권과 전리층 오차는 각각 과학기술용 GPS 자료처리 소프트웨어로 산출한 참값과 GIM(Global Ionosphere Model)을 사상함수를 적용해 시선방향 오차로 변환해 적용하였다. 개발된 알고리즘을 4일간 테스트한 결과 수평오차는 0.8~1.6m, 수직오차는 1.6~2.2m 수준으로 나타났다. 이는 DGPS 측위결과와 유사한 성능으로 향후 PPP 알고리즘의 추가개선이 이루어질 경우 다양한 측량 및 위치기반서비스 분야에 활용 가능할 것으로 기대된다.

• 한국항행학회논문지
• /
• 제12권2호
• /
• pp.122-131
• /
• 2008

본 논문에서는 마이크로스트립 헤어핀 형태의 링 공진기를 이용하여 저위상 잡음을 개선한 소형화된 S 대역에 사용가능한 발진기를 설계 및 제작하였다. 기판은 고조파 특성이 우수한 유전율 ${\varepsilon}_r$=3.5 기판두께 h=20mil 금속두께 t=17um 손실 탄젠트 $tan{\delta}$=0.0025 인 TACONIC사의 RF-35를 사용하였다. 측정된 결과 발진 주파수는 2.45 GHz에서 출력전력은 20.9 dBm으로서 기존의 발진기에 비하여 상당히 높은 출력을 얻었고, 위상 잡음 특성은 100 kHz offset에서 -100.5 dBc/Hz 로서 기존의 발진기 성능과 비교하면 우수한 특성이 있음을 확인할 수 있었고, 고조파 억압 특성은 32 dBc 이상으로서 우수한 특성을 갖는 발진기임을 보여주었다. 본 논문에서 제안된 발진기의 형태를 이용하여 RFIC, MIC, MMIC 형태로 제작한다면 발진기를 소형화할 수 있을 것이며, 이 제작된 발진기는 S-밴드의 주파수원으로 이용 가능할 수 있을 것으로 사료된다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제6권2호
• /
• pp.702-721
• /
• 2012

In the DVB-T2 system with a multiple-input single-output (MISO) transmission mode, Alamouti coded orthogonal frequency division multiplexing (OFDM) signals are transmitted simultaneously from two spatially separated transmitters in a single frequency network (SFN). In such systems, each transmit-receive link may have a distinct carrier frequency offset (CFO) due to the Doppler shift and/or frequency mismatch between the local oscillators. Thus, the received signal experiences dual CFOs. This not only causes dual phase errors in desired data but also introduces inter-carrier interference (ICI), which cannot be removed completely by simply performing a CFO compensation. To overcome this problem, this paper proposes an iterative detection with dual phase errors compensation technique. In addition, we propose a successive-iterative ICI cancellation technique. This technique successively eliminates ICI in the initial iteration by exploiting pre-detected data pairs. Then, in subsequent iterations, it performs a fine interference cancellation using a priori information, iteratively fed back from the channel decoder. In contrast to previous works, the proposed techniques do not require estimates of dual CFOs. Their performances are evaluated via a full DVB-T2 simulator. Simulation results show that the DVB-T2 receiver equipped with the proposed dual phase errors compensation and the successive-iterative ICI cancellation techniques achieves almost the same performance as ideal dual CFOs-free systems, even for large dual CFOs.

• 대한전자공학회논문지TC
• /
• 제41권10호
• /
• pp.109-117
• /
• 2004

본 논문에서는 VCDRO, GaAs MESFET, 반사기 등을 이용하여 주파수 체배기 형테로 구성한 K-대역 국부발진기를 설계하고 제작하여 특성을 실험하였다. VCDRO은 위상잡음특성을 개선하기 위하여 저잡음 특성을 가지며 플리커 잡음이 적은 MESFET를 선택하였으며 Q값이 큰 유전체 공진기를 사용하여 선택도를 높였다. 특히, 제안된 주파수 체배기는 반사기와 대역저지필터를 사용함으로써, 일반적인 체배기에 비해 회로의 크기를 줄이고, 고조파 억압특성을 개선했을 뿐만 아니라 더 좋은 변환이득을 얻었다. 제작된 VCDRO의 특성을 측정한 결과, 중심 주파수 12.05 Uh에서 5.8 dRm의 출력 전력과 -37.98 dBc의 고조파 억압, 100 Khz offest 주파수에서 -114 dBc의 위상잡음 특성을 얻을 수 있었으며, 주파수 체배기의 특성을 측정한 결과, 5.8 dBm의 입력신호에 대해 출력 주파수인 24.10 GHz에서 출력 전력은 1.755 dBm이고, 변환이득은 1.482 dB, 고조파 억압은 -33.09 dBc, 100 kHz offset 주파수에서 -98.23dBc의 위상잡음 특성을 얻었다. 주파수 체배 기법을 이용하여 제작된 발진기는 K-대역에서 국부발진기로 이용될 수 있음을 확인하였다.

• 한국통신학회논문지
• /
• 제37권4A호
• /
• pp.214-218
• /
• 2012

본 논문에서는 FMCW(frequency modulation continuos wave) 응용에서 사용 가능한 우수한 성능의 W-band 도파관 전압조정발진기를 구현하였다. 중심주파수가 94 GHz인 도파관 전압조정발진기(VCO, voltage controlled oscillator)를 구현하기 위하여 GaAs 건 다이오드(Gunn diode) 및 버렉터 다이오드(varactor diode)와 저역통과필터(LPF, low pass filter)를 적용한 두 개의 바이어스 포스트(bias post)를 이용하였으며, 발진기의 동공(cavity)을 47 GHz에서 발진하도록 설계하여 2체배된 신호를 사용하였다. 제작된 전압조정발진기는 1.095 GHz의 대역폭, 1.69%의 오차율 특성을 갖는 590 MHz의 선형성 구간과 14.86~15.93 dBm의 출력전력 특성을 나타내었다. 위상잡음은 전 구간에서 -95 dBc/Hz(at 1 MHz offset) 이하의 우수한 특성을 얻었다.

• 제어로봇시스템학회논문지
• /
• 제18권2호
• /
• pp.149-155
• /
• 2012

This paper provides an efficient model predictive control for the output voltage control of three-phase inverter system which includes output LC filters. Use of SVPWM (Space Vector Pulse-Width-Modulation) and the rotating d-q frame is made to obtain an input constrained dynamic model of the inverter system. From the measured/estimated output current and reference output voltage, corresponding equilibrium values of the inductor current and the control input are computed. Derivation of a feasible and invariant set around the equilibrium state is made and then a receding horizon strategy which steers the current state deep into the invariant set is proposed. In order to remove offset error, use of disturbance observer is made in the form of state estimator. The efficacy of the proposed method is verified through simulations.

• 전력전자학회논문지
• /
• 제22권3호
• /
• pp.256-262
• /
• 2017

This paper presents the control algorithm of a single-phase AC/DC/AC PWM converter for the linear compressor of a refrigerator. The AC/DC/AC converter consists of a full-bridge PWM converter for the control of the input power factor and a half-bridge PWM inverter for the control of the single-phase linear compressor. At the DC-link of this topology, two capacitors are connected in series. These DC-link voltages must be balanced for safe operation. Thus, a new control method of DC voltage balancing for the half-bridge PWM inverter is proposed. The balancing algorithm uses the Integral-Proportional controller and inserts the DC-offset current at the Proportional-Resonant current controller of the inverter to solve the DC-link unbalanced voltages between the two capacitors. The proposed algorithm can be easily implemented without much computation and additional hardware circuit. The usefulness of the proposed algorithm is verified through several experiments.

• 한국전자파학회논문지
• /
• 제23권6호
• /
• pp.691-699
• /
• 2012

본 논문에서는 유전체 공진기와 마이크로스트립 라인 간의 결합 구조를 개선시켜 저위상 잡음을 갖는 전압제어 유전체 공진기 발진기(Vt-DRO: Voltage-tuned Dielectric Resonator Oscillator)를 설계, 제작하였다. 설계된 발진기는 유전체 공진기, 위상천이기, 증폭기로 구성된다. 발진기의 위상 잡음은 공진기의 군지연과 밀접하게 관계되며, 이러한 관계를 수식적으로 도출하고, 이를 예측하는 방법을 제안하였다. 유전체 공진기와 마이크로스트립 라인간의 결합 구조를 조정하여 약 53 nsec의 높은 군지연을 갖도록 설계하였다. 각 부의 측정은 측정의 편의성을 위해 웨이퍼 프로브를 이용하였으며, 이를 위하여 각 부의 입출력 포트를 CPW(Coplanar Waveguide)로 설계하였다. 각 부를 연결하여 측정한 S-파라미터는 개루프 발진 조건을 만족하였다. 설계된 개루프의 입출력을 연결하고 폐루프로 구성하여 전압 제어 유전체 공진기 발진기를 구현하였다. 측정 결과, 5.3 GHz의 발진 주파수에서 위상 잡음은 수식으로부터 도출한 값과 근사한, 100 kHz offset 주파수에서 -132.7 dBc/Hz를 얻었다. 이때 출력 전력은 약 4.5 dBm, 전기적 주파수 조정 범위는 0~10 V의 조정 전압에서 약 5 MHz를 보였다. PFTN-FOM(Power Frequency Tuning Normalized Figure of Merit)은 약 -31 dB를 보였다.

• 한국전자파학회논문지
• /
• 제18권8호
• /
• pp.964-969
• /
• 2007

본 논문에서는 모바일 RFID 시스템 환경을 제시하였고, 그 환경에 적합한 저 잡음 차동 콜피츠 전압 제어 발진기를 구현하였다. 밀집 리더 환경에 맞춘 전압 제어 발진기는 $0.35{\mu}m$ 공정을 사용하였고, 주파수 범위는 RFID 주파수 범위인 $860{\sim}960 MHz$를 포함시킬 수 있도록 $1.55{sim}2.053 GHz$로 설계하였다. 2분주기 출력에서 측정한 위상 잡음은 오프셋 주파수가 40 kHz일 때 -106 dBc/Hz로 측정되었고, 1MHz일 때에는 -135 dBc/Hz로 측정되었다. 5 비트의 디지털 튜닝을 이용하여 낮은 발진기 이득(<45 MHz/V)을 갖게 하여 주파수 합성기에서의 위상 잡음 특성을 좋게 하였다. 설계한 차동 콜피츠 발진기의 FOM은 1.93 dB로 타 2 GHz 대역의 발진기들 보다 높게 측정되었다.

• Journal of Semiconductor Engineering
• /
• 제1권1호
• /
• pp.1-12
• /
• 2020

Handling precise timing in high-speed transceivers has always been a primary design target to achieve better performance. Many different approaches have been tried, and one of those is utilizing the beneficial nature of injection locking. Though the phenomenon was not intended for building integrated circuits at first, its coupling effect between neighboring oscillators has been utilized deliberately. Consequently, the dynamics of the injection-locked oscillator (ILO) have been explored, starting from R. Adler. As many aspects of the ILO were revealed, further studies followed to utilize the technique in practice, suggesting alternatives to the conventional frequency syntheses, which tend to be complicated and expensive. In this review, the historical analysis techniques from R. Adler are studied for better comprehension with proper notation of the variables, resulting in numerical results. In addition, how the timing jitter or phase noise in the ILO is attenuated from noise sources is presented in contrast to the clock generators based on the phase-locked loop (PLL). Although the ILO is very promising with higher cost effectiveness and better noise immunity than other schemes, unless correctly controlled or tuned, the promises above might not be realized. In order to present the favorable conditions, several strategies have been explored in diverse applications like frequency multiplication, data recovery, frequency division, clock distribution, etc. This paper reviews those research results for clock multiplication and data recovery in detail with their advantages and disadvantages they are referring to. Through this review, the readers will hopefully grasp the overall insight of the ILO, as well as its practical issues, in order to incorporate it on silicon successfully.