• 한국정보과학회논문지:시스템및이론
• /
• 제29권10호
• /
• pp.539-549
• /
• 2002

PC클러스터 기반 정보 검색 시스템은 질의를 클러스터 상의 노드에 분산시켜 병렬로 처리함으로써 전체 시스템의 성능을 향상시킬 수 있다. 그러나, 노드 사이의 데이터 교환을 위하여 TCP/IP 기반 통신을 사용하는 것은 전체 시스템 성능 저하의 원인이 된다. 이를 해결하기 위해 개발된 것이 사용자 수준 통신(user-level communication)이다. 이것은 성능에 치명적인 영향을 미치는 커널 접근을 통신 단계에서 제거함으로써 적은 지연시간과 높은 대역폭을 제공한다. 본 논문에서는 사용자 수준 통신 방법의 업계 표준인 VIA(Virtual Interface Architecture)를 기반으로 한 효율적인 병렬 정보 검색 시스템을 제안한다. 본 논문의 정보 검색 시스템은 SCI(Scalable Coherent Interface) 기반의 VIA 방식, SCI 기반의 VIA/MPI 방식 그리고 Fast Ethernet 기반의 VIA/MPI 방식으로 구현되었으며 실험을 통하여 세 방식의 성능을 비교 분석하였다.

• 대한전자공학회논문지SD
• /
• 제46권11호
• /
• pp.48-55
• /
• 2009

본 논문에서는 차세대 100-Gb/s급 광통신 시스템을 위한 3-병렬 Reed-Solomon (RS) 디코더 기반의 고속 Forward Error Correction (FEC) 구조를 제안한다. 제안된 16채널 RS기반 FEC 구조는 4개의 신드롬 계산 블록이 1개의 Key Equation Solver (KES) 블록을 공유하는 3-병렬 4채널 RS 기반 FEC 구조 4개로 구성되어 있다. 제안하는 100-Gb/s RS 기반 FEC는 1.2V의 공급전압의 $0.13{\mu}m$ CMOS 공정을 이용하여 구현하였다. 구현 결과 제안된 RS기반 FEC 구조는 300MHz의 동작 주파수에서 115-Gb/s 의 데이터 처리율을 가지며, 기존의 RS 기반 FEC 구조에 비해 높은 데이터 처리율과 낮은 하드웨어 복잡도를 보여주고 있다.

• 한국정보통신학회논문지
• /
• 제17권12호
• /
• pp.2921-2926
• /
• 2013

본 논문에서 제안된 십진 부동소수점 연산 장치(decimal floating-point arithmetic unit, DFP)는 L.K.Wang에 의해 제안된 십진 부동소수점 유닛을 기반으로 하여 데이터의 병렬 처리를 통해 동일한 크기의 지수를 갖는 두 오퍼랜드의 가수 영역의 고속 연산을 지원하도록 재설계 하였다. 제안된 십진 부동소수점 연산 장치는 Xilinx ISE를 이용하여 xc2vp30-7ff896 타겟 디바이스로 합성하였으며 (주)시스템센트로이드의 Flowrian을 통해 시뮬레이션 검증하였다. 제안된 방식은 L.K.Wang에 의해 제안된 설계 방식 및 참고문헌 [6]의 설계 방식과 비교하여 동일한 입력 데이터를 이용하여 시뮬레이션 검증한 결과, L.K.Wang 방식보다 약 8.4%, 참고문헌 [6]의 방식보다 약 3% 정도의 처리 속도가 향상되었다.

• 한국산업정보학회:학술대회논문집
• /
• 한국산업정보학회 1997년도 추계학술대회 발표논문집:21세기를 향한 정보통신 기술의 전망
• /
• pp.79-89
• /
• 1997

Logic programming has many advantages as a paradigm for parallel programming because it offers ease of programming while retaining high expressive power due to its declarative semantics. In parallel logic programming, one of the important issues is the compile-time parallelism detection. Static data-dependency analysis has been widely used to gather some information needed for the detection of AND-parallelism. However, the static data-dependency analysis cannot fully detect AND-parallelism because it does not provide some necessary functions such as the propagation of groundness. As an alternative approach, abstract interpretation provides a promising way to deal with AND-parallelism detection, while a full-blown abstract interpretation is not efficient in terms of computation since it inherently employs some complex operations not necessary for gathering the information on AND-parallelism. In this paper, we propose an abstract domain which can provide a precise and efficient way to use the abstract interpretation for the detection of AND-parallelism of logic programs.

• 한국광학회지
• /
• 제13권5호
• /
• pp.425-429
• /
• 2002

본 논문에서는 SLALOM(Semiconductor Laser Amplifier in a Loop Mirror)을 사용하여 광신호를 직렬 데이터 형식에서 병렬 데이터 형식으로 또는 병렬 데이터 형식에서 직렬 데이터 형식으로 데이터 형식을 전광으로 변환할 수 있는 전광 직렬-병렬 데이터 형식 변환기의 구조가 제안되었다. 이 구조들은 간단하고 확장이 쉽고 효율적으로 동작하며 쉽게 구현될 수 있다. 제안된 데이터 형식 변환기를 구현하여 동작을 실험적으로 입증하였다.

• 대한전자공학회논문지SD
• /
• 제37권12호
• /
• pp.91-97
• /
• 2000

정보통신의 눈부신 발달과 인터넷의 급격한 확산으로 현대 네트워크 통신은 전자상거래 또는 전자화폐의 활성화, 전자서명 등의 여러 가지 첨단기능을 수행하고 있으며 미래에는 더욱 진보된 서비스를 제공하게 될 것이다. 이러한 전자상거래와 같은 정보통신네트워크는 보다 안전하게, 보다 투명성이 있는 네트워크의 보장을 요구하게 되며, 보다 빠른 네트워크의 성능을 기대하게 된다. 본 논문에서는 이러한 여러 가지 요구에 부응하기 위하여 DES(Data Encryption Standard)의 기본 구조인 Feistel 구조를 병렬로 변화시킨 병렬 Feistel 구조를 가지는 DES를 제안한다. 제안된 병렬 Feistel 구조는 DES 자체의 구조적 문제(error의 propagation) 때문에 pipeline 방식을 사용할 수 없어 데이터 처리속도와 데이터 보안 사이에서의 trade-off 관계를 가질 수밖에 없었던 DES의 성능을 크게 향상시킬 수 있으며 더불어 Feistel 구조를 채택한 SEED에 제안된 방식을 적용할 경우 지금보다 더욱 우월한 보안 기능 및 고속의 처리능력을 발휘하게 될 것이다. 여기에서 사용된 CAD Tool은 회로합성과 모의실험에 모두 Synopsys Ver.1999.10을 사용하였다.

• Transactions on Electrical and Electronic Materials
• /
• 제5권1호
• /
• pp.19-23
• /
• 2004

A novel method of high speed, accurate circuit simulation in 3-dimensional (3-D) parallel-plate capacitors is investigated. The basic concept of the circuit simulation methods is partial element equivalent circuit model. The three test structures of 3-D parallel-plate capacitors are fabricated by using multi-layer low-temperature co-fired ceramic (LTCC) process and their S-parameters are measured between 50 MHz and 5 GHz. S-parameters are converted to Y-parameters, for comparing measured data with simulated data. The circuit model parameters of the each building block are optimized and extracted using HSPICE circuit simulator. This method is convenient and accurate so that circuit design applications can be easily manipulated.

• 한국콘텐츠학회논문지
• /
• 제2권2호
• /
• pp.103-111
• /
• 2002

비록 MIN이 짧은 직경을 갖고 있을지라도 지역화된 통신 형태를 갖는 병렬응용 프로그램에 있어서 hypercube와 fee구조를 비교했을 때 전체적인 시스템 성능은 떨어지게 된다. 그것은 MIN이 지역참조성의 활용할 수 있는 클러스터링 구조를 제공하는 것이 불가능하기 때문이다. 그러나 제안된 MIN은 잦은 데이터 통신 형태를 갖는 프로세서-메모리 클러스터의 내부에 짧은 경로 및 다중 경로를 제공하여 지역화된 통신 구조에 적합하도록 구성할 수 있다. 따라서 제안된 MIN은 지역화된 통신 형태를 갖는 병렬 응용 프로그램에 있어서 향상된 성능을 이룰 수 있게 된다.

• Journal of information and communication convergence engineering
• /
• 제19권3호
• /
• pp.155-160
• /
• 2021

Differential evolution is an efficient algorithm for solving continuous optimization problems. However, its performance deteriorates rapidly, and the runtime increases exponentially when differential evolution is applied for solving large-scale optimization problems. Hence, a novel cooperative coevolution differential evolution based on Spark (known as SparkDECC) is proposed. The divide-and-conquer strategy is used in SparkDECC. First, the large-scale problem is decomposed into several low-dimensional subproblems using the random grouping strategy. Subsequently, each subproblem can be addressed in a parallel manner by exploiting the parallel computation capability of the resilient distributed datasets model in Spark. Finally, the optimal solution of the entire problem is obtained using the cooperation mechanism. The experimental results on 13 high-benchmark functions show that the new algorithm performs well in terms of speedup and scalability. The effectiveness and applicability of the proposed algorithm are verified.

• 한국정보통신학회논문지
• /
• 제23권1호
• /
• pp.13-19
• /
• 2019

기계학습의 정확도는 학습용 데이터의 양과 데이터의 품질에 많은 영향을 받는다. 기존의 웹을 기반으로 학습용 데이터를 수집하는 것은 실제 학습과 무관한 데이터가 수집 될 수 있는 위험성이 있으며 데이터의 투명성을 보장할 수가 없다. 본 논문에서는 블록체인구조에서 블록들이 직접 병렬적으로 데이터를 수집하게 하고 각 블록들이 수집한 데이터를 타 블록의 데이터와 비교하여 양질의 데이터만을 선별하는 방안을 제안한다. 제안하는 시스템은 각 블록들은 데이터를 서로 블록체인을 통해 공유하며 All-reduce 구조의 Parallel-SGD를 활용하여 다른 블록들의 데이터와 비교를 통해 양질의 데이터만을 선별하여 학습용 데이터셋을 구성할 수가 있다. 또한 본 논문에서는 제안한 구조의 성능을 확인하기 위해 실험을 통해 기존의 벤치마크용 데이터셋의 이미지를 활용하여 변조된 이미지 사이에서 원본 이미지만을 양질의 데이터로 판별함을 확인하였다.