• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제15권12호
• /
• pp.918-922
• /
• 2009

본 논문에서는 참조 패턴에 따라 페이지 사상 정책과 블록 사상 정책을 선택적으로 사용하는 Janus-FTL을 제안한다. 일반적으로 플래시 메모리의 특성에 따르면, 순차 참조의 경우 블록 사상 FTL이 적당하고, 비 순차적인 참조의 경우 페이지 사상 FTL이 적당하다. 따라서 실용적인 FTL은 데이터의 특성에 따라 플래시 메모리 블록을 블록 사상 또는 페이지 사상 정책으로 선택적으로 사용하면서, 블록 사상 영역과 페이지 사상 영역의 크기를 참조 패턴에 따라 효율적으로 변화하여 할당하는 관리 기법이 필요하다. 본 논문에서는 저장된 데이터가 블록 사상 영역에서 페이지 사상 영역으로 이동하는 퓨전(Fusion) 연산과 반대로 이동하는 디퓨전(Defusion) 연산을 통해, 블록 사상과 페이지 사상 기법을 동시에 활용하는 Janus-FTL을 설명한다. 또한 Janus-FTL을 구현하여 성능을 측정하였으면, 성능 측정 결과에 따르면 기존의 FTL에 비해 최대 50%의 우수한 성능을 보였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제37권4호
• /
• pp.215-225
• /
• 2010

낸드 플래시 메모리를 이용한 SSD(Solid State Disk)는 하드 디스크를 대체할 매체로 주목받고 있다. SSD는 성능을 최대화 하기 위해 다수의 낸드 플래시 메모리를 병렬적으로 구성한다. 하지만 SSD에 하이브리드 매핑 기법을 적용할 경우 SSD의 특징으로 인해 성능 감소가 발생 가능하다. 본 논문에서는 SSD를 위한 페이지 매핑 기반의 WADPM (Workload-Aware Dynamic Page-level Mapping Scheme) 기법을 제안한다. WADPM은 필요한 매핑 정보만 RAM에 상주하며 또한 매핑 정보의 적중률에 따라 매핑 정보의 크기를 동적으로 변경시킨다. 이로 인해 페이지 매핑 기법의 단점인 매핑 테이블의 크기가 큰 것을 예방한다. 실험을 통해 WADPM 기법은 하이브리드 매핑 기법에 비해 최대 3.5배의 성능향상을 보이며, 매핑 테이블의 크기는 페이지 매핑 기법에 비해 최대 50%만 유지되는 것을 보인다.

• 한국컴퓨터정보학회논문지
• /
• 제24권2호
• /
• pp.1-7
• /
• 2019

This paper presents CTP (Compact Translation Page), a compact representation of translation pages, for page mapping-based flash translation layers to improve RAM utilization and reduce the response time of solid state drives. CTP can store translation information twice in a translation page and the total number of translation pages stored in flash is reduced to half. Therefore, CTP halves the RAM size of the directory of translation pages and uses the saved RAM space for translation cache. CTP shows the best response time when compared to existing page mapping-based flash translation layers.

• 정보과학회 논문지
• /
• 제43권5호
• /
• pp.524-530
• /
• 2016

기존보다 데이터를 빠르게 접근하기 위한 노력과 비-휘발성 메모리의 발전은 메모리 파일 시스템 연구에 큰 기여를 해왔다. 메모리 파일 시스템은 파일 입출력의 고성능을 위해서 기존에 사용하는 읽기-쓰기 입출력보다 오버헤드가 적은 메모리 맵 파일 입출력을 사용하도록 제안하고 있다. 하지만 메모리 맵 파일 입출력을 사용하게 되면서 페이지 테이블을 구축할 때 발생하는 오버헤드가 전체 입출력 성능의 큰 부분을 차지하게 되었다. 또한 같은 파일이 반복적으로 접근될 때마다 페이지 테이블을 매번 삭제하기 때문에, 오버헤드가 불필요하게 중복되어서 발생한다는 점을 발견했다. 본 논문이 제안하는 매핑 캐시는 이러한 중복되는 오버헤드를 제거하기 위해서, 매핑이 해제될 때 파일의 페이지 테이블을 제거하지 않고 저장하고 있다가 다시 접근될 때 이를 재활용할 수 있도록 고안한 기법이다. 매핑 캐시는 기존 파일 입출력 성능보다 2.8배, 그리고 웹서버 전체 성능보다 12% 향상을 보였다.

• 한국컴퓨터정보학회논문지
• /
• 제26권2호
• /
• pp.11-18
• /
• 2021

SSD의 FTL에서는 호스트로부터 요청된 논리적 페이지 번호를 실제 기록된 플래시 메모리 페이지 번호로 매핑하는 작업을 한다. 매핑 정보를 관리하기 위해서 사용되는 RAM의 용량을 줄이는 것은 매우 중요하다. 기존의 요구기반 FTL에서는 매핑 정보도 플래시 메모리 페이지에 기록하고 그들의 주소만 RAM에 테이블로 관리하는 2단계 방법을 적용하였다. 그러나 SSD의 용량이 수십 테라바이트 수준으로 늘어나고 있으므로 이 방법만으로는 충분하지 않다. 본 논문에서는 소요되는 RAM의 용량을 획기적으로 줄이기 위해서 매핑 정보를 3단계로 관리하는 방법인 ML-FTL을 제안하고 그 성능을 평가하였다. 캐시를 적절히 활용함으로써 기존의 2단계 방법에 비해서 오버헤드가 늘어나는 정도가 미미하다는 것을 확인하였다.

• 한국컴퓨터정보학회논문지
• /
• 제20권11호
• /
• pp.31-38
• /
• 2015

Nowadays, large size flash memory drives with more than a couple of hundreds of gigabytes are common. This paper presents an efficient cache management scheme of flash translation layer, called TPC-FTL, for large size flash memory drives. Since flash drives of large size usually contain large size RAM, we can enhance the performance of page mapping cache by using more RAM for the cache. But if the size exceeds a threshold, the existing schemes are impractical for real devices, because the time for cache manipulation becomes too long. TPC-FTL manages the cache in translation page unit, not in logical page number unit used in existing schemes. Since a translation page covers a large number of logical page numbers (for example, 512 for 2KB size page), the number of cache elements can be reduced up to a practical level. A performance evaluation shows that average response time, an important performance measure, is better than existing schemes via the effect of utilizing spacial locality in addition to temporal locality.

• 한국컴퓨터정보학회논문지
• /
• 제20권5호
• /
• pp.1-12
• /
• 2015

낸드 플래시 메모리는 저전력, 빠른 접근 속도, 저렴한 가격 등의 특징을 가지고 있어 저장장치로 널리 사용되고 있다. 하지만 낸드 플래시 메모리는 제자리 덮어쓰기가 지원되지 않아 기존의 하드 디스크 기반 응용 프로그램을 구동하기 위해서는 FTL(Flash Translation Layer)이 필요하다. FTL은 주소 매핑, 가비지 컬렉션, 마모도 균등화 작업 등을 포함하고 있어 저사양 임베디드 장치에 구현하기에는 메모리와 연산에 대한 비용이 많이 든다. 그래서 이런 장치들을 위해 낸드 플래시 메모리에 최적화된 색인 자료구조들이 연구되고 있다. 연구된 방법들은 쓰기에 소요되는 시간을 줄여 성능을 향상시켰지만 레코드 탐색에 소요되는 시간이 증가된다는 단점을 가지고 있다. 레코드 탐색시간을 증가시키지 않고 쓰기 횟수를 줄이기 위해 본 논문에서는 페이지 매핑 로그 테이블을 이용한 색인 관리 기법을 제안한다. 낸드 플래시 메모리의 단점인 제자리 덮어쓰기 불가로 인해 발생하는 페이지 쓰기 횟수를 줄이기 위해 매핑 로그 테이블은 B+ 트리에서 변경된 노드 페이지 주소를 저장하고 레코드 검색 시 이를 이용한다. 실험 평가를 통해 제안된 기법은 다른 기법들과 비교 시 레코드 탐색에서 발생하는 페이지 읽기 횟수를 최대 약 61% 줄였으며, 레코드 삽입에서 페이지 쓰기 횟수를 최대 약 31% 줄일 수 있었다.

• 한국컴퓨터정보학회논문지
• /
• 제22권7호
• /
• pp.1-7
• /
• 2017

As the capacity of NAND flash module increases, the amount of RAM increases for caching and maintaining the FTL mapping information. In order to reduce the amount of mapping information managed in the RAM, a demand-based address mapping method stores the entire mapping information in the flash and some valid mapping information in the form of cache in the RAM so that the RAM can be used efficiently. However, when cache miss occurs, it is necessary to read the mapping information recorded in the flash, so overhead occurs to translate the address. If the RAM space is not enough, the cache hit ratio decreases, resulting in greater overhead. In this paper, we propose a method using two tables called TPMT(Translation Page Mapping Table) and SMT(Segmented Translation Page Mapping Table) to utilize both temporal locality and spatial locality more efficiently. A performance evaluation shows that this method can improve the cache hit ratio by up to 30% and reduces the extra translation operations by up to 72%, compared to the TPM scheme.

• 한국컴퓨터정보학회논문지
• /
• 제25권10호
• /
• pp.1-14
• /
• 2020

이 논문에서는 낸드 플래시 메모리 기반 저장장치를 기존 섹터 기반 파일시스템에서 사용할 때 사상정보 관리개수의 증가로 인해 시스템 메모리 사용량이 증가하는 문제를 최대한 해결하기 위해 데이터 입출력 시 시간적집약성과 공간적집약성을 함께 고려한 사상기법을 제안한다. 제안기법은 색인 블록을 기반으로 페이지 단위로 사상정보만을 저장하여 이를 블록단위로 관리한다. 제안기법은 이를 위해 스몰 블록 내 하나에 페이지에 다수의 사상정보를 저장하여 관리하기 위한 순차 오프셋을 이용하며 블록 내에서 사상정보에 변경에 대응하는 여유페이지를 위한 역순 오프셋을 이용한다. 제안기법은 이를 통해 기존기법과 비교하여 블록단위 삭제 횟수가 적게 발생하며 사상정보 관리를 위해 필요한 시스템메모리 사용량이 낮은 장점이 있다 제안기법에 색인 블록 사상기법은 기존 로그블록 기법과 비교하여 블록병합 횟수를 약 32% 줄였다.

• 한국컴퓨터정보학회논문지
• /
• 제22권12호
• /
• pp.9-15
• /
• 2017

This paper presents an efficient FTL for NAND flash based SSDs. Address translation information of page mapping based FTLs is stored on flash memory pages and address translation cache keeps frequently accessed entries. The proposed FTL of this paper reduces response time by considering both of temporal and spacial localities of page access patterns in translation cache management. The localities of several well-known traces are evaluated and determine the structure of the cache for high hit ratio. A simulation with several well-known traces shows that the presented FTL reduces response time in comparison to previous FTLs and can be used with relatively small size of caches.