• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제49권8호
• /
• pp.509-513
• /
• 2000

This paper deals with the parallel operation of space vector PWM for large capacity inverter system. To enlarge the capacity of inverter system and to reduce the current ripples on inverter output side, two or more inverters are operated in parallel. In this paper, a new parallel operation strategy which minimizes the harmonic distortion of the output stage is described. The proposed method is developed on the basis of the space-vector PWM in order to increase the linearly controllable voltage range. With the help of the proposed voltage synthesis method, the total harmonic distortion of the output stage can be greatly reduced in compared with that of conventional method with sinusoidal PWM or that of the single inverter operation case. The experimental results with reduced scale test show the feasibility of the proposed voltage synthesis method.

• 한국정보통신학회논문지
• /
• 제4권1호
• /
• pp.283-288
• /
• 2000

본 논문은 마이크로프로세서를 이용하여 구현하는 전파브리지 인버터의 새로운 PWM 제어 방법을 제안한다. 이 방법은 단방향 전파 브리지 인버터의 한 주기를 주파수 변조비로 등간격 분할하고 기준 기본파와 인버터의 출력 기본파의 진폭을 비교하는 PWM 제어 방법이다. 이 방법을 이용하면 각 간격의 turn-on time 계산이 매우 용이하여 마이크로프로세서 구현에 매우 적합하다. 그리고, 고조파 해석에 있어서 주파수 변조비가 크면 모든 고조파를 무시할 수 있음을 보여준다 시뮬레이션과 실험을 통하여 타당성을 입증하였다.

• 전기전자학회논문지
• /
• 제21권2호
• /
• pp.166-169
• /
• 2017

본 논문에서는 Z-소스 인버터의 최대승압 불연속 PWM 방법을 설계하였다. 일반적으로 불연속 PWM 방법은 스위칭 손실을 줄이고, 효율을 향상시키기 위하여 사용되어 왔으며 본 논문에서는 기존에 연구되었던 Z-소스 인버터의 최대승압 PWM 방법과 함께 불연속 PWM 기법을 결합하여 적용함으로써 전체 효율을 향상시킬 수 있었다. 제안된 방법은 실험을 통하여, 기존의 PWM 방법들과의 효율을 비교함으로써 효용성을 입증하였다.

• 전력전자학회논문지
• /
• 제19권2호
• /
• pp.173-183
• /
• 2014

In this paper, an analysis of power losses for the three-level T-type and neutral-point clamped (NPC) PWM inverters is presented, in which the conduction and switching losses of semiconductor devices of the inverters are taken into account. In the inverter operation, the conduction loss depends on the modulation index (MI) and power factor (PF), whereas the switching loss depends on the switching frequency. Power losses for the T-type and NPC inverters are analyzed and calculated at the different operating points of MI, PF and the switching frequency, in which the four different models of semiconductor devices are adopted. In the case of lower MI, the NPC-type is more efficient than the T-type, and vice versa. The validity of the power loss analysis has been verified by the simulation results.

• Journal of Power Electronics
• /
• 제16권2호
• /
• pp.498-511
• /
• 2016

This paper presents a single-phase five-level inverter controlled by two novel pulse width modulation (PWM) switching techniques. The proposed PWM techniques are designed based on minimum switching power loss and minimum total harmonic distortion (THD). In a single-phase five-level inverter employing six switches, the first proposed PWM technique requires four switches to operate at switching frequency and two other switches to operate at line frequency. The second proposed PWM technique requires only two switches to operate at switching frequency and the rest of the switches to operate at line frequency. Compared with conventional PWM techniques for single-phase five-level inverters, the proposed PWM techniques offer high efficiency and low harmonic components in the output voltage. The validity of the proposed PWM switching techniques in controlling single-phase five-level inverters to regulate load voltage is verified experimentally using a 100 V, 500 W laboratory prototype controlled by dspace 1103.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1994년도 추계학술대회 논문집 학회본부
• /
• pp.150-152
• /
• 1994

This paper deals with the parallel operation of inverters. To enlarge capacity of inverter system and reduce current ripples on inverter output side, two or more inverters are operated in parallel. Up to now six-step inverters and sinusoidal PWM inverters are considered in parallel operation, but using space-vector PWM inverters we can get many advantages of reducing ripple current energy and torque ripple and so on. As we can choose effective voltage vectors more freely than single operation, inverter output current ripples can be reduced by shifting beginning and end point of switching state back and forth.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2005년도 전력전자학술대회 논문집
• /
• pp.572-574
• /
• 2005

In this paper, a compensation scheme for the effect of dc-link ripple voltages on output voltage of two-leg and three-phase PWM inverters is proposed, without which compensation scheme the three-phase output voltage and current are much distorted. The proposed scheme has been verified by experimental results.

• 전력전자학회논문지
• /
• 제12권5호
• /
• pp.364-371
• /
• 2007

본 논문은 단상하프브릿지 구조를 갖는 계통연계형 전압형 PWM 인버터를 위한 필터설계를 목적으로 한다. 단상하프브릿지 전압형 PWM 인버터의 교류출력단 전압과 계통전압의 관계를 분석하여 필터 인덕터에 순시적으로 인가되는 전압의 특징적인 관계를 정성적 및 정량적으로 파악하였다. 또한 교류출력단 전압의 분석을 기초로 하여 필터인덕터에 흐르는 스위칭리플전류의 크기를 정량적으로 구하였다. 이러한 분석을 기초로 하여 계통주입전류의 기본파성분에 대한 스위칭리플전류의 비율을 평가함수로 하는 필터인덕터의 설계법을 제시하였다. 제안된 설계방법을 시뮬레이션 및 실험을 통하여 검증한다.

• 전력전자학회논문지
• /
• 제12권4호
• /
• pp.346-353
• /
• 2007

본 논문은 단상풀브릿지 구조를 갖는 계통연계형 전압형 PWM 인버터를 위한 필터설계를 목적으로 한다. 단상풀브릿지 전압형 PWM 인버터의 교류출력단 전압과 계통전압의 관계를 분석하여 필터인덕터에 순시적으로 인가되는 전압의 특징적인 관계를 정성적 및 정량적으로 파악하였다. 교류출력단 전압의 분석을 기초로 하여 필터인덕터에 흐르는 스위칭리플전류의 크기를 정량적으로 구하였다. 이러한 분석을 기초로 하여 계통주입전류의 기본파성분에 대한 리플전류의 비율을 평가함수로 하는 필터인덕터의 설계법을 제시하였다. 제안된 설계방법을 시뮬레이션 및 실험을 통하여 검증하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.817-820
• /
• 2005

Dead-Time is necessary to prevent the shot circuit of the full bridge inverters in pulse width modulation. However the output voltage deviations is the result of the Dead-Time that decrease power from the out put voltage inverters. This paper presents the method that compensate power output voltage inverters loss in Dead-Time circuit for DC Motor Drives with full bridge voltage inverters. The compensation of Dead-Time method is a sample and a low-cost solution. The comparison between the test results and simulation by MATLAB&SIMULINK under the same condition is similar.