• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.1668-1669
• /
• 2011

본 논문에서는 Pogo Pin의 신호 전달 특성을 Ansys사의 Full wave simulation tool(HFSS)를 사용하여 분석하였고, 측정을 위해서 필요한 interface(Guide PCB)의 특성은 2-port de-embedding 방법을 이용하여 제거하였다. Guide PCB의 특성이 제거된 Pogo Pin만의 시뮬레이션 결과와 circuit simulator인 Agilent사의 ADS를 사용하여 Guide PCB의 특성을 de-embedding한 결과를 비교 검증하였고, Pogo Pin의 시뮬레이션 결과와 PCB의 특성을 de-embedding한 결과가 0~8 GHz까지 일치하는 것을 확인하였다.

• 항공우주시스템공학회지
• /
• 제12권5호
• /
• pp.69-75
• /
• 2018

본 논문에서는 전기 접속부 역할을 하는 포고핀을 활용한 극초소형 위성용 나일론선 절단방식 태양전지판 분리장치를 제안하였다. 제안된 분리장치는 종래 나일론선을 이용한 분리장치에 비해 높은 체결력 및 횡/종방향 동시구속이 가능하고, 체결작업이 용이하며, 또한 다수의 태양전지판의 동시분리가 가능한 장점을 갖는다. 또한 제안된 분리장치에 적용된 포고핀은 전력공급을 위한 전기 접속부 기능과 함께 전개 상태 스위치 및 태양전지판의 분리 스프링 역할이 동시에 가능하다. 본 논문에서는 제안된 포고핀 분리장치의 기능성 입증을 위해 체결횟수에 따른 분리 기능시험을 통해 기능성을 검증하였다.

• 항공우주시스템공학회지
• /
• 제17권2호
• /
• pp.94-102
• /
• 2023

큐브위성용 태양전지판 분리장치는 열선 또는 저항소자의 발열로 나일론선을 절단하여 구조물의 구속을 해제하는 나일론선 절단방식 구속분리장치가 주로 적용되고 있다. 일반적으로 태양전지판 조립체의 발사하중을 고려한 구조해석을 수행하여 구속분리장치의 설계가 이루어지고 있으나, 발사 이후 궤도 열환경에 대한 구속분리장치의 열적 검토 및 분석사례는 전무한 실정이다. 따라서, 본 논문에서는 현재 개발중인 큐브위성 STEP Cube Lab-II에 적용되는 나일론선 절단 기반 구속분리장치의 열적 안정성 평가를 수행하고자 한다. 위성이 POD (Picosatellite Orbital Deployer)에서 사출되고 태양전지판이 전개되기까지의 분리장치 온도 분포를 검토하여 분리장치의 허용온도 범위 내에서 안정적인 구속 분리가 될 수 있도록 분리장치에 대한 궤도 열해석을 수행하였다. 또한, 열해석 결과를 기반으로 열진공시험을 수행하여 분리장치의 설계를 검증하였다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2007년도 춘계학술대회 논문집
• /
• pp.473-474
• /
• 2007

• 한국재료학회지
• /
• 제22권10호
• /
• pp.545-551
• /
• 2012

In semiconductor manufacturing, the circuit integrity of packaged BGA devices is tested by measuring electrical resistance using test sockets. Test sockets have been reported to often fail earlier than the expected life-time due to high contact resistance. This has been attributed to the formation of Sn oxide films on the Au coating layer of the probe pins loaded on the socket. Similar to contact failure, and known as "fretting", this process widely occurs between two conductive surfaces due to the continual rupture and accumulation of oxide films. However, the failure mechanism at the probe pin differs from fretting. In this study, the microstructural processes and formation mechanisms of Sn oxide films developed on the probe pin surface were investigated. Failure analysis was conducted mainly by FIB-FESEM observations, along with EDX, AES, and XRD analyses. Soft and fresh Sn was found to be transferred repeatedly from the solder bump to the Au surface of the probe pins; it was then instantly oxidized to SnO. The $SnO_2$ phase is a more stable natural oxide, but SnO has been proved to grow on Sn thin film at low temperature (< $150^{\circ}C$). Further oxidation to $SnO_2$ is thought to be limited to 30%. The SnO film grew layer by layer up to 571 nm after testing of 50,500 cycles (1 nm/100 cycle). This resulted in the increase of contact resistance and thus of signal delay between the probe pin and the solder bump.