• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2009년도 9th International Meeting on Information Display
• /
• pp.87-90
• /
• 2009

A dual-cell-gap transflective liquid crystal display (TR-LCD) with identical response time in the transmissive and reflective regions is demonstrated. In the transmissive region, strong anchoring energy condition is used to decrease the response time, while in the reflective region weak anchoring energy condition is used to increase the response time. The simulated dual-cell-gap TR-LCD has good performances.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권1호
• /
• pp.387-390
• /
• 2007

Advanced-MVA(A-MVA) for LCD-TV application was proposed to yield high performance LCD-TV. By utilizing Additional Refresh Technology(ART), which has 2-TFTs but with single source and gate line only. The A-MVA can yield low color washout, fast response, and optimized brightness. AMVA has become the promising solution of advanced LCDTV panels for mass-production.

• 한국전자파학회논문지
• /
• 제21권7호
• /
• pp.831-841
• /
• 2010

일반적으로 수직형 프로브는 가늘고 긴 S-자형 구조가 중복되기 때문에 신호 전달 특성이 저하되므로 이것에 대한 개선이 필요하다. 본 논문에서 제안된 프로브는 캔틸리버형보다 적은 면적을 차지하는 수직형으로 동시에 많은 메모리를 테스트하기에 적합하며, 특히 외부 압력이 가해졌을 때 분기된 스프링에 의해 폐 루프(closed loop)가 형성되어 기존의 S-자형 수직형 프로브보다 기계적 특성뿐만 아니라 전기적 신호 전달 특성이 개선된 새로운 형태의 수직형 프로브를 제안하였다. 제안된 프로브를 제작하여 측정 및 시뮬레이션을 통해 기존의 S-자형 수직형 프로브보다 오버드라이브(overdrive)는 1.2배, 컨택 포스(contact force)는 2.5배, 신호 전달특성은 $0{\sim}10$ GHz에서 최대 1.4 dB 개선되는 것을 확인하였다. 또한 프로브 카드(probe card)의 신호 전달 특성을 예측할 수 있는 시뮬레이션 모델을 개발하였다. 이를 위하여 프로브 카드를 구성하는 각 부품의 기하학적 특성에 맞도록 2.5D 또는 3D Full-wave 시뮬레이터를 사용하였으며, 계산된 결과는 측정 결과와 매우 잘 일치 하였다.

• 한국산학기술학회논문지
• /
• 제20권9호
• /
• pp.517-524
• /
• 2019

오버드라이버 허브클러치는 자동차 6단 자동 변속기 미션에 장착되어 엔진의 여유출력을 이용해 연료사용을 절감시켜주는 부품이다. 본 연구에서는 오버드라이버 허브클러치 제품에 대해 피어싱 공정 중 펀치에 가해지는 하중 및 소재 처짐량을 최소화 하고자 한다. 공정 중 펀치의 하중과 처짐량에 영향을 줄 수 있는 다이 클리어런스(die clearance)와 전단각도(shear angle) 그리고 마찰계수(friction coefficient)를 설계 변수로 설정했다. 또한 펀치의 하중과 소재 처짐량에 대해 각 설계 변수들의 영향도를 확인하기 위해 민감도 분석(sensitivity analysis)을 진행했다. 그 결과 전단 각도, 마찰 계수, 다이 클리어런스 순으로 하중 및 처짐량에 대해 민감한 것으로 조사되었다. 이를 통해 펀치의 하중과 소재 처짐량을 목적함수로 설정하고, 반응표면법(Response Surface Method)을 통해 각 설계 변수들과 목적함수의 방정식을 도출했다. 이를 통해 설정된 설계 변수들의 최적 값을 도출해 유한요소해석에 적용한 결과 펀치의 하중 및 소재의 처짐량이 기존대비 22.14% 개선됐다.

• 대한기계학회논문집A
• /
• 제26권8호
• /
• pp.1495-1505
• /
• 2002

As combining the functions of a 2K-H B type differential gear unit and a V-belt type continuously variable unit(CVU), 16 different mechanisms are presented. Some useful theoretical formula related to speed ratio, power flow and efficiency are derived and analyzed. Continuously variable transmission(CVT) mechanisms are proposed, which can of ffr a backward mode, a geared neutral, an underdrive mode and an overdrive mode. They are not required of a starting device as a torque converter. CVT mechanisms developed here present two distinct operating modes which are a power circulation mode and a power split mode. The transition of two modes takes place at the particular CVU speed ratio. For these CVT mechanisms, performance analysis related to speed ratio, power ratio and theoretical efficiency are executed.

• 대한전자공학회논문지SD
• /
• 제49권3호
• /
• pp.30-36
• /
• 2012

BTC 압축은 간단하고 효율적인 압축 알고리즘으로 알려져 있다. 본 논문에서는, 컬러 이미지 압축을 위한 RMC-BTC 알고리즘(RMC : reduction method chrominace data)을 제안한다. RMC-BTC coding은 chrominace data를 축소시키기 위해서, 각 BTC 블록에서, chrominace data를 평균으로 표현하는 방법과, luminance 데이터 의 bit-map을 chrominace 데이터의 bit-map으로 활용하여 chrominace 데이터를 표현하는 방법을 사용하였다. 시뮬레에션 결과는 기존의 BTC 알고리즘의 PSNR과 압축비율의 비교를 통해서, 제안한 알고리즘의 효율성을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.791-794
• /
• 2003

The increasing computational capability of processors is driving the need for high bandwidth links to communicate and store the information that is processed. Such links are often an important part of multi processor interconnection, processor-to-memory interfaces and Serial-network interfaces. This paper describes a 0.11-${\mu}{\textrm}{m}$ CMOS 4 Gbp s/pin 3-Level transceiver using RSL/(Rambus Signaling Logic) for high bandwidth. This system which uses a high-gain windowed integrating receiver with wide common-mode range which was designed in order to improve SNR when operating with the smaller input overdrive of 3-Level. For multi-gigabit/second application, the data rate is limited by Inter-Symbol Interference (ISI) caused by low pass effects of channel, process-limited on-chip clock frequency, and serial link distance. In order to detect the transmited 4Gbps/pin with 3-Level data sucessfully ,the receiver is designed using 3-stage sense amplifier. The proposed transceiver employes multi-level signaling (3-Level Pulse Amplitude Modulation) using clock multi phase, double data rate and Prbs patten generator. The transceiver shows data rate of 3.2 ~ 4.0 Gbps/pin with a 1GHz internal clock.