• 한국전자파학회논문지
• /
• 제28권12호
• /
• pp.933-940
• /
• 2017

본 논문에서는 부성 임피던스 변환기(Negative Impedance Converter: NIC)를 적용한 무선전력전송 시스템을 제안하였다. 차폐물질의 영향을 고려하여 전송 시스템을 구성하였다. 전송효율 개선을 위하여 부성 임피던스 변환기에서 발생한 부성저항을 적용하여 송신단의 Q 인자가 향상했다. NIC는 연산증폭기와 저항 소자로 구현하였으며, 특정 저항에 따른 부성저항 특성을 얻었다. 송신 코일의 크기는 $250mm{\times}250mm{\times}0.8mm$이며, 임피던스와 Q 인자는 각각 $31+j1874{\Omega}$, 60이다. 부성저항이 약 $30{\Omega}$일 때, 송신단의 저항이 감소하여 Q 인자는 약 900으로 증가했으며, 이는 기존 대비 약 15배 향상된 결과이다. 제안하는 시스템에 대하여 전송 효율을 측정하였으며, 기존 시스템과 비교하여 효율이 크게 향상되었다. 따라서 NIC의 효과로 전송 효율이 개선될 수 있는 것을 검증하였다.

• 대한기계학회논문집B
• /
• 제40권10호
• /
• pp.629-636
• /
• 2016

미세 회로 기판 제조에 적용되는 습식공정 중 도금조에서 미세 기판의 정밀한 가공을 위해 산성용액 반응조 내부의 유동특성을 관찰하는 것이 중요하다. 하지만, 상용 유속계 중 내산성을 갖춘 센서가 거의 없어 측정이 매우 어렵다. 본 연구에서는 내산성을 갖는 압저항 센서에 신호처리 기술을 적용하여 유속을 측정할 수 있는 센서를 개발하였다. 상용유속계 수준의 유속데이터 획득을 위해서는 높은 임피던스를 갖는 압저항 센서에 증폭회로 및 저역통과필터를 부착하였으며, 이 때 사용되는 신호처리회로의 출력과 상용유속계의 출력이 일치되도록 하는 신호처리회로의 선정을 위해 Butterworth, Bessel, Chebyshev 필터 회로를 제작하여 유속 측정을 통해 출력을 상용유속계의 출력과 비교한 결과 0.0128 %, 0.0023 %, 5.06 %의 MSE를 확인할 수 있었다. 인가 유속을 변경하면서 내산성 센서의 측정 가능 영역을 확인해 본 결과, 저속 저압 구간에서는 신호와 노이즈 구분이 어려워 신호 처리 알고리즘을 적용해도 원하는 결과를 얻지 못하였고, 2~6 m/s에서 2.7 % 미만의 오차를 갖는 신뢰성 있는 측정이 가능하였다.

• 대한전자공학회논문지SD
• /
• 제47권8호
• /
• pp.56-63
• /
• 2010

본 논문에서는 DVB-H, DVB-T, SDMB 및 TDMB 응용과 같이 고해상도, 저전력 및 소면적을 동시에 요구하는 모바일 영상 시스템 응용을 위한 12비트 100MS/s 0.13um CMOS ADC를 제안한다. 제안하는 ADC는 3단 파이프라인 구조를 사용하여 고해상도 및 높은 신호처리속도와 함께 전력 소모 및 면적을 최적화하였다. 첫 번째 및 두 번째 MDAC 사이에 적용된 증폭기 공유기법은 기존의 증폭기 공유 시 입력 단을 리셋하지 않아 발생하였던 메모리 효과를 제거하기 위해 두개의 입력 단을 사용하였으며, 위상 일부가 중첩된 클록을 사용하여 스위칭 동안 발생하는 글리치를 최소화하여 출력 신호의 정착 시간 지연 문제를 줄였다. 마지막 단으로 사용되는 6비트 FLASH ADC에는 효과적인 2단 기준 전압 선택 기법을 적용하여 소비되는 전력 소모 및 면적을 줄였다. 제안하는 ADC는 0.13um 1P7M CMOS 공정으로 제작되었으며, 면적은 0.92 $mm^2$이고, 측정된 DNL 및 INL은 각각 0.40LSB, 1.79LSB의 최대값을 갖으며, 동적성능은 100MS/s의 동작속도에서 각각 최대 60.0dB의 SNDR과 72.4dB의 SFDR을 보여준다. 전력 소모는 1.0V 전원 전압 및 100MS/s 동작속도에서 24mW이며, FOM은 0.29pJ/conv.으로 최근까지 발표된 12비트 100MS/s급 ADC 중에서 가장 우수한 성능을 보여준다.

• Annals of Clinical Neurophysiology
• /
• 제13권2호
• /
• pp.80-86
• /
• 2011

Background: A dry-type electrode is an alternative to the conventional wet-type electrode, because it can be applied without any skin preparation, such as a conductive electrolyte. However, because a dry-type electrode without electrolyte has high electrode-to-skin impedance, an impedance-converting amplifier is typically used to minimize the distortion of the bioelectric signal. In this study, we developed an active dry electroencephalography (EEG) electrode using an impedance converter, and compared its performance with a conventional Ag/AgCl EEG electrode. Methods: We developed an active dry electrode with an impedance converter using a chopper-stabilized operational amplifier. Two electrodes, a conventional Ag/AgCl electrode and our active electrode, were used to acquire EEG signals simultaneously, and the performance was tested in terms of (1) the electrode impedance, (2) raw data quality, and (3) the robustness of any artifacts. Results: The contact impedance of the developed electrode was lower than that of the Ag/AgCl electrode ($0.3{\pm}0.1$ vs. $2.7{\pm}0.7\;k{\Omega}$, respectively). The EEG signal and power spectrum were similar for both electrodes. Additionally, our electrode had a lower 60-Hz component than the Ag/AgCl electrode (16.64 vs. 24.33 dB, respectively). The change in potential of the developed electrode with a physical stimulus was lower than for the Ag/AgCl electrode ($58.7{\pm}30.6$ vs. $81.0{\pm}19.1\;{\mu}V$, respectively), and the difference was close to statistical significance (P=0.07). Conclusions: Our electrode can be used to replace Ag/AgCl electrodes, when EEG recording is emergently required, such as in emergency rooms or in intensive care units.

• 대한전자공학회논문지SD
• /
• 제48권5호
• /
• pp.25-33
• /
• 2011

본 논문에서는 CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 0.13um CMOS 3단 파이프라인 ADC를 제안한다. 통상 CIS에 사용되는 아날로그 회로에서는 수용 가능한 조도 범위를 충분히 확보하기 위해 높은 전원전압을 사용하여 넓은 범위의 아날로그 신호를 처리한다. 그 반면, 디지털 회로에서는 전력 효율성을 위해 낮은 전원전압을 사용하므로 제안하는 ADC는 해당 전원전압들을 모두 사용하여 넓은 범위의 아날로그 신호를 낮은 전압 기반의 디지털 데이터로 변환하도록 설계하였다. 또한 2개의 잔류 증폭기에 적용한 증폭기 공유기법은 각 단의 증폭동작에 따라 전류를 조절함으로써 증폭기의 성능을 최적화 하여 전력 효율을 더욱 향상시켰다. 동일한 구조를 가진 3개의 FLASH ADC에서는 인터폴레이션 기법을 통해 비교기의 입력 단 개수를 절반으로 줄였으며, 프리앰프를 제거하여 래치만으로 비교기를 구성하였다. 또한 래치에 입력 단과 출력 단을 분리하는 풀-다운 스위치를 사용하여 킥-백 잡음으로 인한 문제를 최소화하였다. 기준전류 및 전압회로에서는 온-칩 저 전력 전압구동회로만으로 요구되는 정착시간 성능을 확보하였으며, 디지털 교정회로에는 신호특성에 따른 두 종류의 레벨-쉬프트 회로를 두어 낮은 전압의 디지털 데이터가 출력되도록 설계하였다. 제안하는 시제품 ADC는 0.35um thick-gate-oxide 트랜지스터를 지원하는 0.13um CMOS로 제작되었으며, 측정된 DNL 및 INL은 10비트에서 각각 최대 0.42LSB, 1.19LSB 수준을 보이며, 동적 성능은 50MS/s 동작속도에서 55.4dB의 SNDR과 68.7dB의 SFDR을 보인다. 시제품 ADC의 칩 면적은 0.53$mm^2$이며, 2.0V의 아날로그 전압, 2.8V 및 1.2V 등 두 종류의 디지털 전원전압에서 총 15.6mW의 전력을 소모한다.