• 한국정보통신학회논문지
• /
• 제25권12호
• /
• pp.1914-1919
• /
• 2021

첨단산업의 발전에 따라 영상처리 하드웨어의 연구는 필수적이고, 실제 칩 동작을 위해서는 게이트 수준의 타이밍 검증이 필요하다. 이를 위해 주로 FPGA 기반 검증이 이루어지는데 기존에는 DDR3 메모리 인터페이스를 적용했지만, 최근에는 FPGA 스펙이 향상되면서 DDR4 메모리가 사용된다. 이 때 기존에 사용하던 메모리 인터페이스를 적용하면 CPU와 메모리의 성능 차이에 의한 신호들의 타이밍 불일치가 발생하기 때문에 사용할 수 없다. 본 논문에서는 기존 인터페이스 시스템 FSM의 State 최적화를 통해 문제를 해결하고, 이 과정에서 AXI Data Width 수정을 통해 데이터 읽기 속도를 2배 증가시킨다. 실제 사례 분석을 위해 Xilinx 사의 SoC보드 중 DDR3 메모리를 사용하는 ZC706과 DDR4 메모리를 사용하는 ZCU106을 사용한다.

• 한국정보통신학회논문지
• /
• 제26권11호
• /
• pp.1713-1719
• /
• 2022

처리지연이 적은 노이즈 캔슬러일수록 샘플링 주파수를 높일 수 있으므로 더 좋은 품질의 출력 신호를 얻을 수 있다. 단일 버퍼를 사용할 경우 프로세서가 입력된 데이터를 처리하는 동안 새로운 데이터를 버퍼에 쓰기가 불가능하므로 처리지연이 발생한다. 이러한 처리지연은 안티-노이즈와 출력 신호를 합성시킬 때 위상을 일치시키기 위한 추가적인 버퍼링 오버헤드를 발생시킨다. 본 논문에서는 대칭적 Even-Odd-buffer 구조를 사용하여 읽기와 쓰기 작업을 번갈아 가며 수행함으로써 처리지연을 최소화하고 처리속도를 높일 수 있는 가속기의 구조를 제안한다. 또한, Fast Fourier Transform 기반 노이즈 캔슬링과 적응 Least Mean Square 알고리즘을 사용한 노이즈 캔슬링의 구조적 차이를 비교한다. 그 결과로 대칭적 Even-Odd-buffer를 사용하였을 때 단일 버퍼 대비 처리지연이 29.2% 줄어들었다. 제안하는 대칭적 Even-Odd-buffer 구조는 다양한 노이즈 캔슬링 알고리즘에 적용될 수 있다는 장점이 있다.

• 한국통신학회논문지
• /
• 제42권4호
• /
• pp.716-722
• /
• 2017

본 논문에서는 은 나노 분말과 카본 잉크를 이용하여 13.56 MHz에서 동작하는 완전 인쇄형 NFC 태그를 설계 및 제작하였다. 제안된 NFC 태그는 50 pF의 내부 커패시턴스를 갖는 NFC 태그 IC에 적용하기 위해서, $2.74{\mu}H$의 인덕턴스를 갖는 원형 코일을 PI 필름 위에 설계하였으며, 전통적인 회로 제작 방식인 PCB 제조 공정에 비해 대면적 및 대량 생산, 저비용, 친환경공정 등의 장점을 가진 인쇄 전자 기술인 스크린 프린팅 기법을 이용하여 제작하였다. 제안된 구조는 단일 층으로 구현된 원형 코일, 코일 외곽과 중심부 사이에 칩 실장을 위한 점퍼 패턴, 그리고 코일과 점퍼 패턴과의 절연을 위한 절연 패턴으로 구성되어 있으며, 은 나노 분말과 카본 잉크를 이용하여 전도성 패턴과 절연 패턴을 중첩 인쇄하여 구현하였다. 본 논문에서 제안된 NFC 태그의 성능 검증을 위해 인쇄선폭, 두께, 선저항, 밀착력 그리고 환경 신뢰성 평가 등을 수행하였으며, 완전 인쇄형 제작 방식 기반 NFC 태그의 적합성을 확인하였다.

• 한국통신학회논문지
• /
• 제22권11호
• /
• pp.2594-2603
• /
• 1997

본 논문은 적용적으로 빔패턴을 형성하는 방법을 제안한다. 제안 방법은 원하는 신호가 각 간섭신호에 비하여 파워가 현저히 크다는 조건하에서 - 정상적인 COMA 이동통신에서 이 조건은 칩상관기를 거친 후에 무조건 성립한다.- 신호대 잡음비(SNR)/신호대 간섭비(SIR)를 증가시키는 빔패턴을 제공하기때문에 통신채널의 용량의 증가 및 통신품질 향상을 꾀할 수 있다. 제안 방법의 주요 장점은 다음과 같이 나열할 수 있다. (1) 학습신호나 학습기간이 필요없다. (2) 신호간의 상관성으로 인하여 성능이 나빠지거나 절차가 복잡해지지 않는다, (3) 어레이를 구성하는 안테나의 수가 도달하는 신호들의 수보다 많지 않아도 된다. (4) 전체의 절차가 반복적이어서 신호원의 움직임으로 인하여 도달각이 변하는 경우에도 새로운 데이타로부터 새로운 빔패턴이 형성될 수 있다, (5) 전체 계산량이 기존 방법에 비하여 매우 작기 때문에, 매 스냅샷마다 실시간으로 빔패턴형성이 가능하다. 실제로, 새로운 웨이트를 구하는데 소요되는 계산량은 $N{\times}N$ 크기(N은 어레이를 구성하는 안테나의 수)의 자기상관행렬을 갱신하는 과정을 포함하여 $0(3N^2 + 12N)$이다. 자기 상관 행렬을 매 스냅샷 마디의 순시신호벡터로 근사화시키면 0(11N)으로 줄어들게 된다.

• 한국인터넷방송통신학회논문지
• /
• 제14권6호
• /
• pp.149-157
• /
• 2014

본 논문은 건물 차양을 위한 RF 제어 시스템 제작에 관한 연구이다. 저전력, 저전압 UHF 무선 송 수신 칩인 CC1020을 사용하여 주파수 447.8625~447.9875, Data rate 4800Baud, Channel spacing 12.5kHz, SPDT 스위치로 입출력 분리하여 설계하여 Microcontroller 프로그램 하였다. 안테나는 나선형 Helical 안테나 형태로 제작하였다. 시작 제품을 주파수 447.8625~447.9875 무선 공중선 전력을 측정하여 실험한 결과 소출력 무선기기 기준인 10dBm을 넘지 않았다. 차양 효과 실험은 차양을 25%, 50%, 75% 위치에서 실내 온도 및 조도를 1시간 단위로 측정하였다. 실험결과 25% 위치시 조도는 82~87%로 낮아지고, 온도는 $0.6{\sim}1.4^{\circ}C$ 낮아졌으며, 50% 위치시 조도는 60~68%로 낮아지고, 온도는 $2.3{\sim}4.1^{\circ}C$ 낮아졌다. 75% 위치시 조도는 41~47% 낮아지고, 온도는 $3.4{\sim}5.1^{\circ}C$가 낮아졌다.

• 한국정보전자통신기술학회논문지
• /
• 제14권4호
• /
• pp.338-347
• /
• 2021

본 논문에서는 DB하이텍 0.18㎛ CMOS 공정을 이용하여 진성난수 생성기에 사용되는 베타선 센서 회로를 설계하였다. CSA 회로는 PMOS 피드백 저항과 NMOS 피드백 저항을 선택하는 기능, 50fF과 100fF의 피드백 커패시터를 선택하는 기능을 갖는 회로를 제안하였다. 그리고 펄스 셰이퍼(pulse shaper) 회로는 비반전 증폭기를 이용한 CR-RC2 펄스 셰이퍼 회로를 사용하였다. 본 논문에서 사용한 OPAMP 회로는 이중 전원(dual power) 대신 단일 전원(single power) 사용하고 있으므로 CR 회로의 저항과 RC 회로의 커패시터의 한쪽 노드는 GND 대신 VCOM에 연결한 회로를 제안하였다. 그리고 펄스 셰이퍼의 출력신호가 단조 증가가 아닌 경우 비교기 회로의 출력 신호가 다수의 연속된 펄스가 발생하더라도 단조 다중발진기(monostable multivibrator) 회로를 사용하여 신호 왜곡이 안되도록 하였다. 또한 CSA 입력단인 VIN과 베타선 센서 출력단을 실리콘 칩의 상단과 하단에 배치하므로 PCB trace 간의 커패시터 커플링 노이즈(capacitive coupling noise)를 줄이도록 하였다.

• 시큐리티연구
• /
• 제13호
• /
• pp.145-168
• /
• 2007

정보화시대로 변하는것처럼 경호경비에 있어서도 변화가 요구되고 있는 실정이다. 통신과 하드웨어 기술이 빠르게 발전하고 인터넷 환경이 유선에서 무선으로 변화함에 따라 현대인들은 노트북, 컴퓨터, PDA, 모바일 폰 등과 같은 이동성있는 무선 통신기기들은 이용하여 더욱 더 쉽게 각종 정보 서비스에 접근할 수 있게 되었다. 필요한 정보와 서비스를 언제, 어디서나 그리고 어떤 디바이스에도 비전을 제시한 LBS분야는 유비쿼터스(ubiquitous)개념의 출현과 더불어 그 영역을 더욱 더 넓혀가고 있는 상황이다. LBS는 바로 이 모바일 폰 속의 칩을 이용해 가입자들의 위치를 반경 수십센티에서 수백미터 내에서 언제든지 확인할 수 있도록 해준다. LBS는 서비스 방식에 따라 이동통신기지국을 이용하는 방식과 위성을 활용한 GPS로 나뉜다. 또 서비스의 유형별로는 크게 위치추적서비스, 공공안전서비스, 위치기반정보서비스 등으로 구분할 수 있으며 이것이 경호경비 발전에 함께 도모할 부분이라고 할 수 있다. 2005년에는 8,460억원 규모, 2007년에는 1조 6,561억원의 시장규모로 성장할 것으로 전망된다. 이처럼 LBS활용에 따른 경호경비도 발빠르게 변화해야하는 추세라 짐작할 수 있다. 연구의 방법에 있어서는 기본적으로 문헌조사(Cocumentary Review)를 선택하였으며, 먼저 이론적 연구는 국내${\cdot}$외에서 발간된 학술지와 단행본, 인터넷 검색, 기타 각종 연구보고서, 법령집 및 경찰청 치안 연구소에서 발간한 각종 논문과 경찰과 업무자료, 법률관계의 자료, 민간경호업체들의 문헌과 통계자료 등에 의존한 2차 문헌검토를 위주로 하였다.

• 한국통신학회논문지
• /
• 제30권2A호
• /
• pp.137-146
• /
• 2005

SoC 설계 복잡도의 증가로 인한 설계 비용 감소 및 짧은 time-to-market의 만족을 위해 IP에 기반한 설계 방식이 사용되고 있다. 기존에 설계 검증된 IP를 사용할 경우 시스템 버스와의 통신을 가능하게 하는 인터페이스 회로를 설계해 주어야 하며, 설계 비용을 감소시키기 위해서는 인터페이스 회로의 자동생성이 요구된다. 본 논문에서는 IP프로토콜을 기술하는 방법과 이 기술을 통하여 IP의 프로토콜 제어를 위한 FSM(Finite State Machine)을 생성하여 버스와의 인터페이스 회로를 자동생성하는 방법을 제안한다. 제안한 시스템에서는 프로토콜 분석의 어려움을 줄이기 위해 표준화된 버스의 FSM을 라이브러리화 하였다. 제안된 방법으로 AMBA AHB에 사용되는 슬레이브 형태 IP의 인터페이스 회로를 자동생성한 결과 매뉴얼로 설계한 인터페이스 회로에 비해 면적은 4.5%의 증가를 보였다. 100 Mhz의 버스 동작 속도와 34 Mhz의 슬레이브 모듈의 동작 속도 환경에서 16개의 32 비트 데이터를 버스트 모드로 전송시 latency는 평균 7.1%의 증가를 보였으나, 시스템 버스의 점유는 평균 64.9% 정도로 감소하였다. 본 논문에서 제안한 시스템을 사용하여 시스템 버스의 효율을 증가한 인터페이스 회로를 생성해 낼 수 있다.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제7권1호
• /
• pp.219-227
• /
• 2017

현재 군 지휘정보체계는 반도체칩이 장착된 전자기기의 활용도가 높으며, 최신 정보통신기술 발전에 따라 그 비중은 더욱 증가할 것으로 예상된다. 전기를 사용하는 전자기기의 경우 고출력 전기신호에 대한 일정한 내성을 보유하고 있다. 이러한 전자기기 내성을 기준화 한 것이 EMC 규격이다. 한편 원자력 연구원에서는 서울 상공 100km지점에서 10kt급의 핵폭발이 발생할 경우 반경 170km 지역까지 고출력전자기파가 발생하여 해당지역 대부분 전자장비에 피해가 예상된다는 시뮬레이션 결과를 발표한 바 있다. 이러한 경우 발생하는 영향을 방호하기 위한 기준은 EMP 방호 규격으로 정의된다. 대부분의 상용 전자기기의 경우 EMC 기준은 충족하지만 EMP 기준을 충족하는지의 여부를 확인할 수가 없다. EMP 방호기준 충족여부를 확인하기 위한 장비와 절차가 쉽지 않고 비용적인 측면이 있기 때문이다. 보통 부득이한 경우를 제외하고는 EMP 방호기준 충족여부에 대해서는 검증하지 않는 실정이다. 이점을 고려하여 본 연구에서는 EMC-EMP 상관관계 분석을 통하여 일반 전자기기의 EMP 방호능력에 대해서 확인하고 이를 바탕으로 EMP 방호능력 향상방안을 확인하였다.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.122-130
• /
• 2013

본 논문에서는 주로 고속 디지털 통신시스템 응용을 위해 고해상도, 저전력 및 소면적을 동시에 만족하는 45nm CMOS 공정으로 제작된 4단 파이프라인 구조의 12비트 100MS/s ADC를 제안한다. 입력단 SHA 회로에는 높은 입력 주파수를 가진 신호가 인가되어도 12비트 이상의 정확도로 샘플링할 수 있도록 게이트-부트스트래핑 회로가 사용된다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 높은 신호스윙을 얻기 위해 이득-부스팅 구조의 2단 증폭기를 사용하며, 넓은 대역폭과 안정적인 신호정착을 위해 캐스코드 및 Miller 주파수 보상기법을 선택적으로 적용하였다. 채널길이 변조현상 및 전원전압 변화에 의한 전류 부정합을 최소화하기 위하여 캐스코드 전류 반복기를 사용하며, 소자의 부정합을 최소화하기 위하여 전류 반복기와 증폭기의 단위 넓이를 통일하여 소자를 레이아웃 하였다. 또한, 제안하는 ADC에는 전원전압 및 온도 변화에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 다양한 시스템에 응용이 가능하도록 하였다. 제안하는 시제품 ADC는 45nm CMOS 공정으로 제작되었으며 측정된 DNL 및 INL은 각각 최대 0.88LSB, 1.46LSB의 값을 가지며, 동적성능은 100MS/s의 동작속도에서 각각 최대 61.0dB의 SNDR과 74.9dB의 SFDR을 보여준다. 시제품 ADC의 면적은 $0.43mm^2$ 이며 전력소모는 1.1V 전원전압 및 100MS/s 동작속도에서 29.8mW이다.