• 한국정보통신학회논문지
• /
• 제20권2호
• /
• pp.343-350
• /
• 2016

본 논문에서는 감염된 IP로부터 악성 공격을 감지하고 예방하기 위한 안전하고 효율적인 온칩버스를 기술한다. 대부분의 상호-연결 시스템(온칩버스)은 모든 데이터와 제어 신호가 밀접하게 연결되어있기 때문에 하드웨어 말웨어 공격에 취약하다. 본 논문에서 제안하는 보안 버스는 개선된 아비터, 어드레스 디코딩, 마스터와 슬레이브 인터페이스로 구성되며, AHB (Advanced High-performance Bus)와 APB(Advance Peripheral Bus)를 이용하여 설계되었다. 또한, 보안 버스는 매 전송마다 아비터가 마스터의 점유율을 확인하고 감염된 마스터와 슬레이브를 관리하는 알고리즘으로 구현하였다. 제안하는 하드웨어는 Xilinx ISE 14.7을 사용하여 설계하였으며, Virtex4 XC4VLX80 FPGA 디바이스가 장착된 HBE-SoC-IPD 테스트 보드를 사용하여 검증하였다. TSMC $0.13{\mu}m$ CMOS 표준 셀 라이브러리로 합성한 결과 약 39K개의 게이트로 구현되었으며 최대 동작주파수는 313MHz이다.

• 한국산학기술학회논문지
• /
• 제8권3호
• /
• pp.437-443
• /
• 2007

본 논문에서는 임베디드 프로세서 및 네트워크 구조를 기반으로 구성된 NoC(Network-On-Chip)의 저전력 테스트 구조를 제안한다. 임베디드 프로세서와 여러개의 코어로 구성된 네트워크 구조에 벤치마크 회로를 직접 연결하여 테스트 전력소모를 평가하였으며, 각 코어의 테스트 패턴을 저전력 소모가 되도록 매핑하여 테스트 전력소모를 감소시켰다. 또한 임베디드 프로세스 코어를 ATE(Automatic Test Equipment)로 사용하여 테스트 시간을 줄일수 있었다. ISCAS89 벤치마크 회로에 대해서 테스트 시간은 매우 효과적으로 감소되었으며 평균 전력소모는 약 8%가 감소되었다.

• ETRI Journal
• /
• 제31권2호
• /
• pp.111-120
• /
• 2009

Network-on-chip (NoC) architecture provides a highper-formance communication infrastructure for system-on-chip designs. Circuit-switched networks guarantee transmission latency and throughput; hence, they are suitable for NoC architecture with real-time traffic. In this paper, we propose an efficient integrated scheme which automatically maps application tasks onto NoC tiles, establishes communication circuits, and allocates a proper bandwidth for each circuit. Simulation results show that the average waiting times of packets in a switch in $6{\times}6$6, $8{\times}8$, and $10{\times}10$ mesh NoC networks are 0.59, 0.62, and 0.61, respectively. The latency of circuits is significantly decreased. Furthermore, the buffer of a switch in NoC only needs to accommodate the data of one time slot. The cost of the switch in the circuit-switched network can be reduced using our scheme. Our design provides an effective solution for a critical step in NoC design.

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2008년도 Asian Magnetics Conference
• /
• pp.269.1-269.1
• /
• 2008

• 전기학회논문지P
• /
• 제58권4호
• /
• pp.377-384
• /
• 2009

In this paper, leakage current sensing module of SoC(System on Chip)type and real time monitoring system under consideration of electromagnetic interface in power trunk line are developed. The first, leakage current sensing module of SoC type under consideration of electromagnetic interface is developed, and the developed sensing module of SoC type is composed of leakage sensing part, power supply part, interface part, communication part, AD(Alternating current to Direct current)convert part and amplification part. And also the electromagnetic compatibility is evaluated by conduction and radiation of EMI(Electromagnetic Interference) for developed sensing module. The developed system can have confidence, stability and do energy saving under mixed electric circumstance of the low voltage communication device and high voltage equipment. The second, the real time remote monitoring system is developed using designed wire and wireless communication module with leakage current sensing module of SoC type. The developed real time remote monitoring system can monitor sensing state, occurrence state of leakage current and alarm for each step etc.. And the device configuration, PCB layout for leakage current sensing module of system on chip type and the experiment configuration in consideration of EMI are presented. Also the measurement results of conduction and radiation for EMI are presented.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권4호
• /
• pp.471-477
• /
• 2014

In this paper, a modeling and co-simulation methodology is proposed to predict the radiated electromagnetic interference (EMI) from on-chip switching I/O buffers. The output waveforms of I/O buffers are simulated including the on-chip I/O buffer circuit and the RC extracted on-chip interconnect netlist, package, and printed circuit board (PCB). In order to accurately estimate the EMI, a full-wave 3D simulation is performed including the measurement environment. The simulation results are compared with near-field electromagnetic scan results and far-field measurements from an anechoic chamber, and the sources of emission peaks were analyzed. For accurate far-field EMI simulation, PCB power trace models considering IC switching current paths and external power cable models must be considered for accurate EMI prediction. With the proposed EMI simulation model and flow, the electromagnetic compatibility can be tested even before the IC is fabricated.

• 전기전자학회논문지
• /
• 제18권4호
• /
• pp.552-558
• /
• 2014

본 논문에서는 원격 방사선 측정을 위한 ZigBee 원칩형 통신 모듈 설계방법을 제안한다. 제안된 ZigBee 원칩형 통신모듈 설계는 ZigBee 시스템 구성을 위해 일반적으로 사용되는 2개의 칩 제어 프로세서와 ZigBee RF 디바이스로 구성되는 방식을 한 개의 칩 모듈로 설계한다. 원격 방사선 측정을 위한 ZigBee 원칩형 통신 모듈은 무선통신 통합제어부, 센서 및 고전압 발생부, 충전 및 전원회로부, 유선통신부, RF 회로부 및 안테나부 등으로 구성된다. 무선통신 통합제어부는 ZigBee를 위한 무선통신 제어 기능 및 방사선 측정 및 제어를 위한 기능을 수행한다. 센서 및 고전압 발생부는 2차에 걸쳐 500V의 고전압을 생성하여 GM Tube를 통해 감지된 방사선에 대한 펄스를 증폭 필터링 하는 기능을 수행한다. 충전 및 전원회로부는 리튬이온 배터리의 충전 및 원칩 프로세서에 전원을 공급하는 기능을 수행한다. 유선통신부는 PC와의 인터페이스 및 디버깅을 위한 USB 인터페이스 및 원거리 유선 통신이 가능하도록 RS-485/422 인터페이스 기능을 수행한다. RF 회로부 및 안테나부는 칩안테나를 적용할 수 있도록 RLC 수동소자를 적용하여 BALUN 및 안테나 임피던스 매칭 회로를 구성하여 무선통신이 가능하도록 한다. 제안된 원격 방사선 측정을 위한 ZigBee 원칩형 통신 모듈을 설계 실험한 결과, 10m, 100m 구간에서 모두 데이터가 정상적으로 전송되어서 원격 방사선량 측정이 되었음을 확인할 수가 있었다. 또한 낮은 소비전류와 적은 비용으로 원격 방사선량 측정환경을 구축할 수 있었다. 따라서 방사선 측정장치의 선형성 확보 및 장치의 소형화를 통해 안정적인 방사선 측정 및 실시간 모니터링 환경을 구축할 수가 있었다.

• 전자공학회논문지C
• /
• 제35C권2호
• /
• pp.29-35
• /
• 1998

This paper describes architectures and design of a SIMD type parallel image processing chip called SliM-II. The chiphas a linear array of 64 processing elements (PEs), operates at 30 MHz in the worst case simulation and gives at least 1.92 GIPS. In contrast to existing array processors, such as IMAP, MGAP-2, VIP, etc., each PE has a multiplier that is quite effective for convolution, template matching, etc. The instruction set can execute an ALU operation, data I/O, and inter-PE communication simulataneously in a single instruction cycle. In addition, during the ALU/multiplier operation, SliM-II provides parallel move between the register file and on-chip memory as in DSP chips, SliM-II can greatly reduce the inter-PE communication overhead, due to the idea a sliding, which is a technique of overlapping inter-PE communication with computation. Moreover, the bandwidth of data I/O and inter-PE communication increases due to bit-parallel data paths. We used the COMPASS$^{TM}$ 3.3 V 0.6.$\mu$m standrd cell library (v8r4.10). The total number of transistors is about 1.5 muillions, the core size is 13.2 * 13.0 mm$^{2}$ and the package type is 208 pin PQ2 (Power Quad 2). The performance evaluation shows that, compared to a existing array processors, a proposed architeture gives a significant improvement for algorithms requiring multiplications.s.

• 한국인터넷방송통신학회논문지
• /
• 제22권6호
• /
• pp.43-49
• /
• 2022

FMCW레이다는 일반 차량의 충돌방지용도 뿐만 아니라 자율주행시스템에서 활발히 센서로서 사용이 되고 있다. 본 논문에서는 자율주행센서로서 개발한 2-chip 기반의 FMCW MIMO(Multi Input Multi Output) 레이다 설계 및 구현에 대해서 설명하였다. 사용 칩을 이용하여 48채널의 가상배열을 이용하여 방위각 해상도가 우수하게 설계하였으며, 특히 Frame 기반과 Chirp 기반의 파형발생 및 신호처리를 혼합하여 최대탐지 가능 속도와 속도 보상에 대해 강점을 보유할 수 있도록 제작하였으며, 구현된 시스템은 실험실 내 시험과 실제 주행시험을 통하여 성능 및 상용화 가능성에 대한 분석을 진행하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.376-379
• /
• 2001

In this paper, I design the control chip that controls inner test sequence of Logic Tester to test chip. Logic tester has the thirteen inner instructions to control test sequence in test. And these instructions are saved in memory with test pattern data. Control chip generates address and control signal such as read, write signal of memory. Before testing, necessary data such as start address, end address, etc. are written to inner register of control chip. When test started, control chip receives the instruction in start address and executes, and generates address and control signals to access tester' inner memory. So whole test sequence is controlled by making the address and control signal in tester's inner memory. Control chip designs instruction's execution blocks, respectively. So if inner instruction is added from now on, a revision is easy. The control chip will be made using FPGA of Xilinx Co. in future.