• 한국군사과학기술학회지
• /
• 제24권6호
• /
• pp.655-663
• /
• 2021

In this paper, DFT-Based channel estimation with channel response mirroring is proposed and analyzed. In General, pilot symbols for channel estimation in MIMO(Multi-Input Multi-Output) OFDM(Orthogonal Frequency-Division Multiplexing) Systems have a diamond shape in the time-frequency plane. An interpolation technique to estimate the channel response of sub-carriers between reference symbols is needed. Various interpolation techniques such as linear interpolation, low-pass filtering interpolation, cubic interpolation and DFT interpolation are employed to estimate the non-pilot sub-carriers. In this paper, we investigate the conventional DFT-based channel estimation for noise reduction and channel response interpolation. The conventional method has performance degradation by distortion called "edge effect" or "border effect". In order to mitigate the distortion, we propose an improved DFT-based channel estimation with channel response mirroring. This technique can efficiently mitigate the distortion caused by the DFT of channel response discontinuity. Simulation results show that the proposed method has better performance than the conventional DFT-based channel estimation in terms of MSE.

• 대한원격탐사학회지
• /
• 제39권6_1호
• /
• pp.1401-1411
• /
• 2023

해양공간 이용 증가로 해양 공간을 활용하는 사람들간 갈등이 발생되며, 정부의 허가 및 규제로는 관리가 어려운 실정이다. 특히 양식장은 면허 제도로 운영되고 있는데, 지자체별로 관리하고 있어 정확한 실태 파악이 어렵다. 본 연구에서는 synthetic aperture radar (SAR) 영상을 이용하여 연안에 위치한 양식 어장을 모니터링하고 관리 방안에 대해 알아보고자 하였다. 연구에 활용된 자료는 Sentinel-1A 영상이며 시계열로 구성된 SAR 영상을 중첩하였다. 중첩 자료를 활용하면 양식 어장과 같은 작은 시설물에 대한 정보를 살리면서 노이즈만 제거할 수 있다. VH 편광 자료를 활용할 경우 연안에 위치한 양식 어장을 약 88%의 전체 정확도로 탐지할 수 있었다. 본 연구 결과를 활용한다면 계절별로 변하는 양식 품목에 맞춰 양식 어장을 모니터링 할 수 있을 뿐만 아니라 해양 공간 활용에 대한 관리 주기를 설정할 수 있을 것으로 판단된다.

• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.69-76
• /
• 2008

본 논문에서는 가속도 센서 및 자이로 센서 등과 같이 고해상도 및 작은 면적과 적은 전력 소모를 동시에 요구하는 센서 인터페이스 응용을 위한 12비트 1kS/s 65uA 0.35um CMOS 알고리즈믹 A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 재순환 기법을 이용한 알고리즈믹 구조를 사용하여 샘플링 속도, 해상도, 전력 소모 및 면적을 최적화하였으며, 일반적인 열린 루프 샘플링 기법을 적용한 버전1과 오프셋 및 플리커 잡음을 제거하여 동적 성능을 향상시키기 위해 닫힌 루프 샘플링 기법을 적용한 버전2로 각각 제작되었다. 또한 SHA와 MDAC 회로에는 스위치 기반의 전력 최소화 기법과 바이어스 공유 기법이 적용된 2단 증폭기를 사용하여 면적과 전력 소모를 최소화시켰다. 한편, 저전력, 소면적 구현을 위한 개선된 기준 전류 및 전압 발생기를 온-칩으로 집적하였으며, 시스템 응용에 파라 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.35um 2P4M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 12비트 해상도에서 각각 최대 0.78LSB, 2.24LSB의 수준을 보이며, 동적 성능으로는 1kS/s의 동작 속도에서 버전1, 버전2 각각 최대 60dB, 63dB 수준의 SNDR과 70dB, 75dB 수준의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 버전1, 버전2 각각 $0.78mm^2,\;0.81mm^2$ 이며 전력 소모는 2.5V 전원 전압과 1kS/s의 동작 속도에서 각각 0.163mW, 0.176mw이다.

• 방송공학회논문지
• /
• 제15권1호
• /
• pp.63-75
• /
• 2010

본 논문에서는 8VSB 기반의 DTV 방송시스템에서 동일 채널 중계기에 적용 가능한 등화기 알고리즘에 대해 분석하고, 이를 통해 궤환신호에 의한 에러 전파를 감소 시키는 동시에, 수신 성능을 향상 시킬 수 있는 있는 등화기 구조를 제안한다. 궤환 신호의 효율적 제거 여부를 확인하기 위하여 LMS (Least Mean Square) 기반의 DFE (Decision Feedback Equalizer) 와 Correlation LMS 등의 알고리즘 분석을 통해, 이와 연동할 수 있는 다중레벨의 상관 LMS 기법을 제안하고, 이를 기존 방식들과 비교해 봄으로써 효율적으로 에러전파 현상을 크게 감소 시키는 것을 확인할 수 있었다. 컴퓨터 모의실험 수행시, DTV 방송 시스템 환경에 널리 사용되는 브라질 채널 모델을 적용하여 등화기 알고리즘을 서로 비교 분석하여 그 결과를 도출하였다. DTV 방송시스템에서 동작 수신 SNR 값인 15~25dB 까지 범위에서의 심볼 에러율 및 MSE (Mean Square Error) 등을 살펴보았다. 기존의 방식들과 비교해 본 결과 제안방식이 동일한 비트 에러 오류 정정 성능을 유지하는데 필요한 신호대 잡음비가 약 2~5 dB 정도 감소 했고, MSE 를 통한 수렴속도 측면에서도 필요시간이 감소하였음을 알 수 있었다.

• 방송공학회논문지
• /
• 제24권6호
• /
• pp.1035-1052
• /
• 2019

최근 몰입형 비디오의 수요가 점차 늘어남에 따라 국제 표준 단체인 MPEG-I에서 전방위 몰입형 비디오의 처리 기술이 활발하게 개발 중이다. 전방위 몰입형 비디오는 사용자 시점의 자유도가 증가함에 따라 비디오 신호의 크기가 급격히 증가하여 효과적인 압축 기술이 필수적이다. 더욱이 사용자의 움직임에 따른 보다 자유로운 시점 변환을 지원하는 6 자유도 (6-Degree-of_Freedom, 6DoF) 비디오의 압축을 위해서는 보다 우수한 부호화 효율을 제공하는 코덱의 개발이 필요하다. 본 논문에서는 ISO/IEC 23090 Part 7 (Metadata for Immersive Media (Video))에서 진행 중인 몰입형 비디오의 압축 표준 프로젝트의 테스트 모델인 TMIV (Test Model for Immersive Video)에 기존 적용된 High Efficiency Video Coding (HEVC)를 최근 차세대 비디오 압축 표준 개발 중인 Versatile Video Coding (VVC)로 대체하여 성능 분석을 수행하고, VVC의 툴 분석으로부터 디블로킹 필터를 TMIV의 패치 아틀라스에 선택적으로 적용하는 것이 부호화 효율을 증대시킬 수 있음을 보인다. VVC 기반의 6 DoF 비디오 코덱의 성능 평가는 본 논문이 최초로 그에 따른 향후 6DoF지원 몰입형 비디오 표준 개발 방향을 제시한다. TMIV의 두 가지 작동 모드인 MIV (Metadata for Immersive Video) 모드와 MIV 시점 모드에서 공통 실험 조건에 명시된 일곱 가지 시퀀스에 대해 전체적으로 실험을 진행하였다. 기존 HEVC를 VVC로 대체함으로써 MIV 모드 방식에서 33.8%, MIV 시점 모드에서 30.2%의 Peak Signal-to-Noise Ratio (PSNR) 관점에서의 부호화 성능 향상을 제공하였다. 이외에도 3차원 비디오의 인지 화질 평가를 위하여 사용하는 평가 지표로 IV-PSNR (Immersive Video PSNR)와 MSSIM (Mean Structural Similarity)를 이용하여 성능을 평가하였다.

• 인터넷정보학회논문지
• /
• 제25권1호
• /
• pp.99-107
• /
• 2024

경제성장과 산업 발전에 따라 반도체 제품부터 SMT 제품, 전기 배터리 제품에 이르기 까지 많은 전자통신 부품들의 제조과정에서 발생하는 철, 알루미늄, 플라스틱 등의 이물질로 인해 제품이 제대로 동작하지 않거나, 전기 배터리의 경우 화재를 발생하는 문제까지 심각한 문제로 이어질 가능성이 있다. 이러한 문제를 해결하기 위해 초음파나 X-ray를 이용한 비파괴 방법으로 제품 내부에 이물질이 있는지 판단하여 문제의 발생을 차단하고 있으나, X-ray 영상을 취득하여 이물질이 있는지 판정하는 데에도 여러 한계점이 존재한다. 특히. 크기가 작거나 밀도가 낮은 이물질들은 X-Ray장비로 촬영을 하여도 보이지 않는 문제점이 있고, 잡음 등으로 인해 이물들이 잘 안 보이는 경우가 있으며, 특히 높은 생산성을 가지기 위해서는 빠른 검사속도가 필요한데, 이 경우 X-ray 촬영시간이 짧아지게 되면 신호 대비 잡음비율(SNR)이 낮아지면서 이물 탐지 성능이 크게 저하되는 문제를 가진다. 따라서, 본 논문에서는 저화질로 인해 이물질을 탐지하기 어려운 한계를 극복하기 위한 5단계 방안을 제안한다. 첫번째로, Global 히스토그램 최적화를 통해 X-Ray영상의 대비를 향상시키고, 두 번째로 고주파 영역 신호의 구분력을 강화하기 위하여 Local contrast기법을 적용하며, 세 번째로 Edge 선명도 향상을 위해 Unsharp masking을 통해 경계선을 강화하여 객체가 잘 구분되도록 한다, 네 번째로, 잡음 제거 및 영상향상을 위해 Resdual Dense Block(RDB)의 초고해상화 방법을 제안하며, 마지막으로 Yolov5 알고리즘을 이용하여 이물질을 학습한 후 탐지한다. 본 연구에서 제안하는 방식을 이용하여 실험한 결과, 저밀도 영상 대비 정밀도 등의 평가기준에서 10%이상의 성능이 향상된다.

• 전기전자학회논문지
• /
• 제23권4호
• /
• pp.1461-1464
• /
• 2019

본 논문에서는 위치추적과 방사선 측정이 가능한 일체형 방사선 피폭 방호 소방관 인명구조 경보기를 위한 임베디드 보드 개발을 제안한다. 제안하는 방사선 피폭 방호 소방관 인명구조 경보기의 임베디드 보드는 신호 처리부, 통신부, 전원부, 메인 제어부 등으로 구성된다. 신호 처리부에서는 차폐설계, 노이즈 저감 기술 및 전자파 차감 기술 등을 적용한다. 통신부에서는 WiFi 방식을 사용하여 통신하도록 설계한다. 메인 제어부에서는 전력 소모를 최소한으로 줄이고 작고 밀도가 높으면서도 낮은 발열성을 통하여 높은 고성능 시스템을 구성한다. 일체형 방사선 피폭 방호 소방관 인명구조 경보기를 위한 임베디드 보드는 재난 및 화재현장 등 열악한 환경에 노출되어 운영하는 장비이므로 방수와 내열성을 고려한 외형도 설계 및 제작을 한다. 제안된 일체형 방사선 피폭 방호 소방관 인명구조 경보기를 위한 임베디드 보드의 효율을 판단하기 위하여 공인시험기관에서 실험하였다. 방수 등급은 소방관용 장비의 특성 상 재해 현장에서 물에 의한 침수 시에도 안정적인 성능을 유지할 수 있는 IP67 등급을 달성하였다, 동작 온도는 재해현장에서의 폭넓은 환경변화에 대응할 수 있는 -10℃~50℃의 범위에서 측정이 되었다. 배터리 수명은 붕괴사고 등의 비상 재난 상황에 대처할 수 있는 1회 충전 후 144시간 사용 가능함이 측정되었다. PCB를 포함한 최대 통신 거리는 재난 상황 시 지휘통제 차량과의 직선거리에서 기존의 50m보다 넓은 범위인 54.2m에서 작동하는 것이 측정되었다. 따라서 일체형 방사선 피폭 방호 소방관 인명구조 경보기를 위한 임베디드 보드의 그 효용성이 입증되었다.

• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.1-10
• /
• 2007

대부분의 자연 영상은 프랙탈 이론의 기반이 되는 자기 유사성이라는 특징을 가지고 있다. 비록 국부적으로 영상을 정상 신호라고 가정할 수 있지만 일반적으로 영상 신호는 에지나 코너 부분과 같은 불연속성을 가지고 있는 비정상 신호이다. 이 때문에 대부분의 선형 알고리즘의 성능 저하가 나타난다. 따라서 이러한 문제를 해결하기 위하여 본 논문에서는 영상 내에 포함되어 있는 자기 유사성을 이용하는 새로운 비선영 잡음 제거 알고리즘을 제안 한다. 이를 위해 우선 잡음 제거를 수행 할 위치의 화소 주변 화소들을 이용하여 평탄 영역인지를 판단한다. 평탄 영역일 경우 그 주변 픽셀들의 평균으로 잡음을 제거하고, 평탄 영역이 아닌 경우, 블록 MSE(block Mean Square Error) 관점에서 유사도가 높은 블록을 탐색하여 그 블록들의 중심 화소값들을 이용하여 잡음 제거를 수행한다. 실험 결과는 PSNR 측면에서 잡음 제거 성능이 약 $1{\sim}3dB$ 정도 향상됨을 보여준다. 또한 추정 이론 관점에서 추정자의 분산 분석 결과 가장 낮은 분산을 갖음을 보였다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.48-57
• /
• 2006

본 설계에서는 최근 부상하고 있는 motor control, 3-phase power control, CMOS image sensor 등 각종 센서 응용을 위해 고해상도와 저전력, 소면적을 동시에 요구하는 12b 200KHz 0.52mA $0.47mm^2$ 알고리즈믹 ADC를 제안한다. 제안하는 ADC는 요구되는 고해상도와 처리 속도를 얻으면서 동시에 전력 소모 및 면적을 최적화하기 위해 파이프라인 구조의 하나의 단만을 반복적으로 사용하는 알고리즈믹 구조로 설계하였다. 입력단 SHA 회로에서는 고집적도 응용에 적합하도록 8개의 입력 채널을 갖도록 설계하였고, 입력단 증폭기에는 folded-cascode 구조를 사용하여 12비트 해상도에서 요구되는 높은 DC 전압 이득과 동시에 층L분한 위상 여유를 갖도록 하였다. 또한, MDAC 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접 신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 적용하였으며, SHA와 MDAC 등 아날로그 회로에는 향상된 스위치 기반의 바이어스 전력 최소화 기법을 적용하여 저전력을 구현하였다. 기준 전류 및 전압 발생기는 칩 내부 및 외부의 잡음에 덜 민감하도록 온-칩으로 집적하였으며, 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 통해 200KS/s의 동작뿐만 아니라, 더 적은 전력을 소모하는 10KS/s의 동작이 가능하도록 설계하였다. 제안하는 시제품 ADC는 0.18um n-well 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL과 INL은 각자 최대 0.76LSB, 2.47LSB 수준을 보인다. 또한 200KS/s 및 10KS/s의 동작 속도에서 SNDR 및 SFDR은 각각 최대 55dB, 70dB 수준을 보이며, 전력 소모는 1.8V 전원 전압에서 각각 0.94mW 및 0.63mW이며, 시제품 ADC의 칩 면적은 $0.47mm^2$ 이다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.37-47
• /
• 2006

본 논문에서는 Digital Video Broadcasting (DVB), Digital Audio Broadcasting (DAB) 및 Digital Multimedia Broadcasting (DMB) 등과 같이 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 무선 통신 시스템을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서 동시에 면적 및 전력 소모를 최소화하기 위해 2단 파이프라인 구조를 사용하였으며, 스위치 기반의 바이어스 전력 최소화 기법(switched-bias power reduction technique)을 적용하여 전체 전력 소모를 최소화하였다. 입력단 샘플-앤-홀드 증폭기는 낮은 문턱전압을 가진 트랜지스터로 구성된 CMOS 샘플링 스위치를 사용하여 10비트 이상의 해상도를 유지하면서, Nyquist rate의 4배 이상인 60MHz의 높은 입력 신호 대역폭을 얻었으며, 전력소모를 최소화하기 위해 1단 증폭기를 사용하였다. 또한, Multiplying D/A 변환기의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 사용하여 바이어스 전류를 제어함으로써 10비트의 해상도에서 응용 분야에 따라서 25MS/s 뿐만 아니라 10MS/s의 동작 속도에서 더 낮은 전력 사용이 가능하도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며 측정된 최대 DNL 및 INL은 각각 0.42LSB 및 0.91LSB 수준을 보인다. 또한, 25MS/s 및 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56dB, 65dB이고, 전력 소모는 1.2V 전원 전압에서 각각 4.8mW, 2.4mW이며 제작된 ADC의 칩 면적은 $0.8mm^2$이다.