• 한국지능시스템학회논문지
• /
• 제20권3호
• /
• pp.362-367
• /
• 2010

본 연구에서는 기존 CCTV 시스템의 고정되어 있는 감시지역과 카메라의 움직임을 수동으로 조작하는 단점을 보완 할 수 있는 영상 감시 시스템을 개발하기 위해 FPGA 기반 Nios II 임베디드 프로세서 시스템과 Linux 디바이스 드라이버를 구현하였다. Altera Nios II 프로세서 8.0부터 메모리를 안정되고 효율적으로 관리할 수 있는 MMU를 지원하고 있다. 각종 응용에 유연하고 적응성이 뛰어난 Altera Nios II 소프트코어 프로세서 시스템을 이용하여 영상감시 관제 하드웨어를 구성하였고, Linux 기반 Nios II 시스템의 카메라 디바이스 드라이버와 VGA 디바이스 드라이버를 구현함으로써 Nios II 시스템을 위한 영상 감시 시스템을 구현할 수 있었다.

• 융합신호처리학회논문지
• /
• 제13권2호
• /
• pp.83-90
• /
• 2012

본 논문에서는 NIOS II 임베디드 플랫폼을 기반으로 하는 지능형 영상 감시 시스템을 구현하였다. 지금까지의 입베디 드 기반의 영상 감시 시스템들은 하드웨어의 의존도가 높아 특정한 목적에 제한되는 단점이 있었다. 이러한 한계를 개 선하기 위하여, 필자들은 그 응용의 목적에 따라 폭 넓게 적용 가능한 유연성이 높은 임베디드 플랫폼을 구현하였다. 소프트웨어 중심 프로그래밍 기법의 주요 문제점인 고속 처리를 위하여, 핵심 부분인 하드웨어 플랫폼에서 SOPC형 NIOS II 임베디드 프로세서와 영상처리 알고리즘을 소프트웨어 프로그래밍과 C2H(The Altera NIOS II C-To-Hardware(C2H) Acceleration Compiler) 컴파일러를 사용하는 하드웨어 프로그래밍을 통합하여 시스템의 성능을 향상 시켰다. 그리고 NIOS II 임베디드 프로세서 플랫폼을 중심으로 각각의 디바이스 인터페이스를 통합 관리하는 서버 시스템을 구축하고, 사용자의 접근 효율을 높이기 위해 네트워크상에서 제어하는 기능을 추가하였다.본 시스템을 영상 감시를 위한 지정된 구역에 설치하여 시험하고 그 성능을 평가하였다.

• 한국지능시스템학회논문지
• /
• 제20권4호
• /
• pp.580-585
• /
• 2010

본 논문은 SOPC 기반 NIOS II 임베디드 프로세서와 C2H를 이용하여 무인 자동 객체 추적 시스템을 구현하였다. 단일PTZ 카메라를 이용한 디지털/아날로그 신호의 입출력, 이미지 프로세싱, 시리얼 통신 그리고 네트워크 통신의 제어를 C2H에 의한 IP 구성과 SOPC 기반 NIOS II 임베디드 프로세서에서 각각의 IP를 효과적으로 제어함으로써 다양한 모니터링 정보를 네트워크로 제공할 수 있는 시스템을 설계, 구현 하였다. SOPC 기반 NIOS II 임베디드 프로세서의 유연성과 고급 알고리듬의 복잡성을 소프트웨어 프로그래밍 언어의 C와 하드웨어 프로그래밍 언어로 유동적으로 컴파일하여 IP화 할 수 있는 특성을 적용함으로서 실시간적으로 무인 객체 추적할 수 있는 시스템의 성능을 향상 시킬 수 있었다.

• 융합신호처리학회논문지
• /
• 제10권4호
• /
• pp.245-255
• /
• 2009

최근 정보통신기기 분야에서 임베디드 시스템이 널리 활용되고 있고, 그 사용범위와 영향력이 점점 커지고 있다. 이러한 임베디드 시스템에서 다양한 기능을 제공하고, 유지 보수를 용이하게 하기 위해서 임베디드 시스템을 위한 운영체제가 많이 개발되어 사용되고 있다. 그 중에서도 임베디드 리눅스는 저렴한 비용으로 구입 가능하고, 많은 장치 드라이버가 제공되며, 소스코드가 공개되어 있어 이를 수정하면 자신만의 시스템을 구축할 수 있다. 본 연구에서는 멀티미디어 응용에 보편적으로 쓰이고, 가장 활용도가 높은 Touch Panel과 TFT-LCD를 사용하기 위한 디바이스 드라이버를 구현하였다. Altera Nios II 임베디드 시스템을 이용하여 하드웨어를 구성하였고, 멀티미디어 응용을 위한 uClinux기반 Nios II 시스템의 Frame Buffer, Touch Panel, I2S 디바이스 드라이버를 설계하여 실제 동작을 테스트 하였다.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2006년도 동계학술발표회 논문집
• /
• pp.219-220
• /
• 2006

• 한국산학기술학회논문지
• /
• 제16권1호
• /
• pp.639-645
• /
• 2015

Nios II 코어에 기반한 하드웨어 가속기를 checksum과 residue checking 알고리즘을 대상으로 하여 HDL 코딩으로 해당 하드웨어를 구현하는 component 방식, 프로세서 명령어세트 확장에 의한 custom instruction 방식과 C2H 컴파일러로 해당 로직을 자동 생성하는 C2H 방식으로 구현하고, 실행 결과를 분석 및 비교한다. 비교 결과 실행 소요시간 기준의 경우 C2H 방식 구현이 최단시간 수행을, 그리고 하드웨어 추가 소요량 기준의 경우 custom instruction 방식 구현이 최소의 하드웨어를 추가로 사용함을 확인한다.

• 융합신호처리학회논문지
• /
• 제12권1호
• /
• pp.13-19
• /
• 2011

본 논문에서는 SOPC 기반 NIOSII 임베디드 프로세서와 C2H 컴파일러를 적용하여 영상 감시 시스템을 구현하였다. 카메라의 영상 신호 출력, 영상처리, 시리얼 통신 및 네트워크 통신의 제어를 위해 C2H 컴파일러에 의한 IP를 구성하였고, SOPC 및 NIOS II 임베디드 프로세서에 기반한 각각의 IP를 효과적으로 제어할 수 있도록 구현하였다. 그리고, 보다 빠르고 환경에 강인한 이동 물체 검출을 위한 방법으로 배경영상을 갱신하는 알고리듬을 적응 가우시안 혼합 모델(AGMM)을 제안하였다. 그 결과 주간 및 야간에서도 이동 물체를 잘 검출할 수 있었다. 실험을 통해 제안된 AGMM 알고리듬이 적응 임계치법(ATM)과 가우시안 혼합모델(GMM)보다 이동하는 보행자 및 차량의 검출에서 우수함을 확인하였다.

• 한국정보통신학회논문지
• /
• 제11권2호
• /
• pp.366-373
• /
• 2007

본 논문에서는 핸즈프리 음성 통신의 통화 품질 개선을 위해 ALTERA Nios-II 임베디드 프로세서를 이용하여 다중채널 음성 픽업 시스템을 구현하였다. 다중채널 음성 픽업 시스템은 zero-padding을 포함한 보간기를 갖는 지연-합 빔 형성기를 이용하였다. 구현된 음성 픽업 임베디드 시스템은 컴퓨터 시뮬레이션(MATLAB)과 범용 DSP 프로세서(TMS320C6711)을 이용하여 처리한 결과와 일치하였다. 구현된 방법은 비용과 설계시 간 측면에서 이전의 설계 방법들보다 효율적이다. 설계 결과로써 하드웨어의 LE(Logic Element)는 칩 상에서 3,649/5,980(61%)을 사용하였다.

• 한국컴퓨터정보학회논문지
• /
• 제14권11호
• /
• pp.97-103
• /
• 2009

본 논문에서는 시스템의 변경이 많고 적은 비용으로 고성능 데이터 처리가 요구되는 응용분야에서 시스템의 유연성, 가격, 크기 및 성능을 개선하기 위한 목적으로 알테라(Altera)의 $Nios^{(R)}$ II 임베디드 프로세서(embedded processor) 4개를 사용하여 주종(master-slave)과 공유메모리(shared memory) 구조를 가지는 병렬처리 시스템을 설계하고 구현하였다. 설계한 병렬처리 시스템은 $Nios^{(R)}$ II 32bit RISC 프로세서. $SOPC^{(R)}$ Builder, $Quartus^{(R)}$ II, $ModelSim^{(R)}$으로 개발되었으며 설계한 병렬처리 시스템의 성능 평가는 $Terasic^{(R)}$사의 $DE2-70^{(R)}$ 레퍼런스 보드($Cyclone^{(R)}$ II(EP2C70F896C6N) FPGA)에서 검증하고 구현하였다. 설계한 병렬처리 시스템의 성능을 평가하기 위해서 1개, 2개, 4개의 프로세서로 512, 1,024, 2,048, 4,096, 8,192 N-point FFT(fast fourier transform) 연산을 수행하여 속도향상(Sp)과 시스템의 효율(Ep)을 평가하였다. 성능평가 결과 Sp는 1개의 프로세서를 사용한 경우에 비해서 2개의 프로세서를 사용한 경우 평균 1,8배, 4개의 프로세서를 사용한 경우에는 평균 2.4배의 속도향상을 보였다. 또한 Ep는 1개의 프로세서를 사용한 경우에는 1, 2개의 프로세서를 사용한 경우에는 평균 0.90, 4개의 프로세서를 사용한 경우에 평균 0.59를 보였다. 결과적으로 논문에서 구현된 병렬처리 시스템은 단일 프로세서를 사용하는 경우에 비해서 고성능 데이터 처리가 요구되는 분야에서 경제적인 시스템으로 구현할 수 있음을 보였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2008년도 한국컴퓨터종합학술대회논문집 Vol.35 No.1 (D)
• /
• pp.327-331
• /
• 2008

본 논문에서는 ALtera Cyclone II FPGA와 VGA Controller, ISP1362 Host Controller, DM9000A Ethernet Controller를 사용하여 FPGA를 구성하고, ${\mu}Clinux$를 포팅하여 Nano-X 기반에서 JPEG 파일을 디스플레이 시키는 임베디드 디지털 액자를 구현한다. 구현한 시스템은 일반적인 마이크로프로세서를 사용하지 않고 Altera 사의 Cyclone II FPGA를 이용해 직접 프로세서를 설계하고, ISP1362 Host Controller를 이용하여 USB 드라이브를 인식하며, DM9000A를 통해 웹과 연결하여 웹서버로부터 전송되어진 JPEG 이미지를 Display 할 수 있도록 설계하였다.