• 한국전기전자재료학회논문지
• /
• 제21권2호
• /
• pp.151-155
• /
• 2008

KHST(Korean High Speed Train) has been utilized the total measurement system which evaluates the efficiency and a breakdown of the vehicle and it's results effect to secure reliability of the vehicle. Generally KHST has been received pulse signals from the wheel. It calculates the travel distance after counter the signals to confirm location information of the vehicle. However, there is a limit to measure the location of the vehicle due to slip, slide and the wheel attrition. We have developed a new measurement system by using GPS to complement those errors. In general, GPS receivers are composed of an antenna, tuned to the frequencies transmitted by the satellites, receiver-processors, and a highly-stable clock The GPS mounted on the roof of TT4 in KHST receives a signal from the RS232 communication port. It is connected to the network system in TT3 after converting with TCPIP communication. It is able to track the position of vehicle and synchronize the signal from different measurement system simultaneously. Therefore it is able to chase the fault occurrence, track inspection and electrical interruption at real-time situation more accurately. There is not an error coursed by vehicle conditions such as slip and the slide.

• Journal of Positioning, Navigation, and Timing
• /
• 제11권4호
• /
• pp.251-261
• /
• 2022

The Centimeter Level Augmentation Service (CLAS) is the Precise Point Positioning (PPP) - Real Time Kinematic (RTK) correction service utilizing the Quasi-Zenith Satellite System (QZSS) L6 (1278.65 MHz) signal to broadcast the Global Navigation Satellite System (GNSS) error corrections. Compact State-Space Representation (CSSR) corrections for mitigating GNSS measurement error sources such as satellite orbit, clock, code and phase biases, tropospheric error, ionospheric error are estimated from the ground segment of QZSS CLAS using the code and carrier-phase measurements collected in the Japan's GNSS Earth Observation Network (GEONET). Since the CLAS service begun on November 1, 2018, users with dedicated receivers can perform cm-level precise positioning using CSSR corrections. In this paper, CLAS-based VRS-RTK performance evaluation was performed using Global Positioning System (GPS) observables collected from the refence station, TSK2, located in Japan. As a result of performing GPS-only RTK positioning using the open-source software CLASLIB and RTKLIB, it took about 15 minutes to resolve the carrier-phase ambiguities, and the RTK fix rate was only about 41%. Also, the Root Mean Squares (RMS) values of position errors (fixed only) are about 4cm horizontally and 7 cm vertically.

• 대한전자공학회논문지
• /
• 제13권3호
• /
• pp.1-6
• /
• 1976

이 논문에서는 Boolean difference를 이용하여 combinational 및 sequential 논리회로에서 발생하는 기능적인 고장에 대한 test pattern을 얻는 방법을 연구하였다. 이 방법은 test pattern을 얻고자 하는 회로의 Boolean 함수의 Boolean difference를 계산하므로써 체계적으로 test pattern을 얻는 절차를 보여주고 있다. 컴퓨터에 의한 실험결과에 의하며 이 방법은 combinational 회로 및 asynchronous sequential 회로에 적합하며, clock이 있는 flip flop을 적당히 모형화함으로서 이 방법을 synchronous sequential회로에도 적용할 수 있음이 입증되었다. In this paper, a method of test pattern generation for the functional failure in both combinational and sequentlal logic networks by using exterded Boole an difference is proposed. The proposed technique provides a systematic approach for the test pattern generation procedure by computing Boolean difference of the Boolean function that represents the Logic network for which the test patterns are to be generated. The computer experimental results show that the proposed method is suitable for both combinational and asynchronous sequential logic networks. Suitable models of clocked flip flops may make it possible for one to extend this method to synchronous sequential logic networks.

• 한국통신학회논문지
• /
• 제21권3호
• /
• pp.795-806
• /
• 1996

PON구조의 광가입자망에서 하나의 광스플릿터 노드(Optical Splitter Node)를 통하여 3 가입자의 패킷데이타를 광송수신하는 구조를 제안하고 이를 구현하였다. PON구조를 사용하기 위해 필요한 기능인 하향신호의 155.52Mb/s 나중/역나중화부, 상향신호의 25.92Mb/s 다중/역다중화부, 프레임 동기화부 및 클럭/데이터의 위상정렬부 등을 모두 2개의 CMOS IC에 통합하였다. 상향신호전송을 위하여 TDMA기술을 제시하였고, 상향의 버스트(Burst)신호를 광전송할 때 광송수신기의 APC, AGC 기능에 의한 전송성능의 열화가 관찰되었다. 이를 보완하여 광송신기의 출력이 -17dBm이고 광수신기의 감도가 -34dBm인 광송수신기를 사용하여 SWAN의 PON구조에 요구되는 최소 11.2dB의 Link Budget을 만족시키기에 충분한 17dB의 Link budget을 확보하였다.

• 한국전자통신학회논문지
• /
• 제12권6호
• /
• pp.1009-1018
• /
• 2017

우리는 한국우주전파관측망(: Korea VLBI Network: KVN)에 적용 가능한 새로운 디지털 샘플러를 개발하였다. 이 샘플러는 1024MHz 샘플링으로 2bits/sample의 성능을 가지고 있다. 입력 기준 주파수 Clock은 1PPS(: Pulse per second)와 10MHz를 사용하며, 1PPS 신호에 동기되어 UTC(: Universal Time Coordinated) 시각정보가 출력된다. 샘플링된 데이터 출력은 시각정보를 포함한 VSI(: VLBI Standard Interface)규격을 채택하고 있다. 개발된 샘플러의 성능을 검증하기 위하여, KVN 울산전파천문대에 설치하여 우주 전파 관측 시험을 수행하였다. 관측시험 결과, 안정적인 성능을 보여 주었다. 본 논문에서는 새로 개발된 샘플러와 관측 시험 결과를 발표하고자 한다.

• 한국정보통신학회논문지
• /
• 제20권2호
• /
• pp.351-358
• /
• 2016

경량 블록 암호 알고리즘 CLEFIA의 효율적인 하드웨어 설계에 대하여 기술한다. 설계된 CLEFIA 보안 프로세서는 128/192/256-비트의 세 가지 마스터키 길이를 지원하며, 변형된 GFN(Generalized Feistel Network) 구조를 기반으로 8-비트 데이터 패스로 구현되었다. 라운드키 생성을 위한 중간키 계산용 GFN과 암호 복호 라운드 변환용 GFN을 단일 데이터 프로세싱 블록으로 구현하여 하드웨어 복잡도를 최소화하였다. 본 논문의 GFN 블록은 라운드 변환과 128-비트의 중간 라운드키 계산을 위한 4-브랜치 GFN과 256-비트의 중간 라운드키 계산을 위한 8-브랜치 GFN으로 재구성되어 동작하도록 설계되었다. Verilog HDL로 설계된 CLEFIA 보안 프로세서를 FPGA로 구현하여 정상 동작함을 확인하였다. Vertex5 XC5VSX50T FPGA에서 최대 112 MHz 클록으로 동작 가능하며, 마스터키 길이에 따라 81.5 ~ 60 Mbps의 성능을 갖는 것으로 평가되었다.

• 한국통신학회논문지
• /
• 제39C권3호
• /
• pp.239-246
• /
• 2014

무선 센서 네트워크에서 가장 중요한 이슈는 에너지 소모이다. 초저전력 통신을 위해서, 동기 주기에 따른 클럭 편차 에러에 대한 실험 결과를 이용하여, 지연 조건이 크지 않으며 모니터링 간격이 큰 분야에 적합한 새로운 MAC (Medium Access Control) 프로토콜을 디자인하였다. 제안 방식은 전송 패킷이 발생할 때 동기를 수행하는 방식이며, 동기 주기에 따라 그에 맞는 동기 에러에 대한 크기를 예측할 수 있다. 따라서 제안 방식은 기존 프로토콜들이 낮은 충격 계수 환경만을 지원하는 것과 달리, 초저 충격 계수 환경까지 지원할 수 있기 때문에 트래픽이 매우 낮은 초저전력, 높은 수명을 요구하는 분야에 사용될 수 있다. 제안 프로토콜의 성능을 평가하기 위해서 테스트베드를 구현하였으며, 관련 프로토콜들과 성능을 비교 하였고, 이를 통해 SCP-MAC 대비 80% 정도 에너지 소모량을 줄일 수 있음을 보였다. 제안 프로토콜은 매우 긴 네트워크 수명을 필요로 하며 지연 조건이 강하지 않은 무선 모니터링 분야 등에 큰 기여를 할 것으로 기대한다.

• 정보처리학회논문지C
• /
• 제15C권1호
• /
• pp.31-36
• /
• 2008

무선 센서망에서 이동노드의 위치를 추정하는데 센서노드의 클럭주파수 차이는 TOF 추정에 중요한 파라메타이며, 이동노드와 고정노드 간의 거리 추정에 크게 영향을 미친다. IEEE802.15.4a에서는 별도의 유선 등에 의한 망동기 공급이 없는 상태에서도 주파수 차이에 둔감한 비동기 TWR 및 SDS-TWR 거리 추정 방식을 제안하고 있다. 그러나 제안된 비동기 TWR 및 SDS-TWR 방식은 여전히 노드 쌍에 따른 주파수 차이, 프레임 처리 시간, 프레임 처리 시간 차이 등에 의한 영향을 충분히 제거하지 못하고 있다. 특히 주파수 차이가 큰 저가의 발진기 사용, 서로 다른 하드웨어 및 소프트웨어에서 동작하는 센서노드는 더 큰 위치추정 오류를 유발할 수 있다. 본 논문은 주파수 차이를 추정하는 방식을 제안하고, 기존의 TWR 및 SDS-TWR 방식에 적용하였다. 시뮬레이션을 통하여 주파수 차이 추정을 적용한 제안된 방식은 주파수 차이의 영향을 감소시켜 TWR 및 SDS-TWR 등의 성능을 개선시켰으며, 25cm 이하의 위치오류가 발생하는 것을 확인하였다.

• International Journal of Computer Science & Network Security
• /
• 제23권7호
• /
• pp.1-8
• /
• 2023

An Orthogonal Frequency Division Multiplexing (OFDM) based wireless communication system has drawn wide attention for its high transmission rate and high spectrum efficiency in not only radio but also Underwater Acoustic (UWA) applications. Because of the narrow sub-carrier spacing of OFDM, orthogonality between sub-carriers is easily affected by Doppler effect caused by the movement of transmitter or receiver. Previously, Doppler compensation signal processing algorithm for Desired propagation path was proposed. However, other Doppler shifts caused by delayed Undesired signal arriving from different directions cannot be perfectly compensated. Then Receiver Bit Error Rate (BER) is degraded by Inter-Carrier-Interference (ICI) caused in the case of Multi-path Doppler channel. To mitigate the ICI effect, a modified Delay and Doppler Profiler (mDDP), which estimates not only attenuation, relative delay and Doppler shift but also sampling clock shift of each multi-path component, is proposed. Based on the outputs of mDDP, an ICI canceling multi-tap equalizer is also proposed. Computer simulated performances of one-tap equalizer with the conventional Time domain linear interpolated Channel Transfer Function (CTF) estimator, multi-tap equalizer based on mDDP are compared. According to the simulation results, BER improvement has been observed. Especially, in the condition of 16QAM modulation, transmitting vessel speed of 6m/s, two-path multipath channel with direct path and ocean surface reflection path; more than one order of magnitude BER reduction has been observed at CNR=30dB.

• 대한전자공학회논문지SD
• /
• 제42권5호
• /
• pp.31-38
• /
• 2005

본 논문에서는, UTMI호환 USB2.0 PHY 칩의 구조와 세부 설계 내용 전반에 대하여 기술하였다. 노이즈 채널 환경에서, 수신데이터의 유효성을 판단하기 위한 방법으로 squelch 상태 검출 회로 및 전류모드 슈미트-트리거 회로를 설계하였으며, 레플리카 바이어스 회로를 사용한 온칩 종단(ODT) 회로와, 480Mbps 데이터 송신을 위한 전류모드 차동 출력 구동회로를 설계하였다. 또한, 플레시오크로너스 클럭킹 방식을 사용하는 USB 시스템에서, 송수신단 사이의 주파수 차이를 보상하기 위하여, 클럭데이터 복원회로와 FIFO를 사용한 동기화 회로를 설계하였다. 네트웍 분석기를 이용한 손실전송선(W-model) 모델 파라미터를 측정을 통해 추출하였으며, 설계를 위한 시뮬레이션 과정에 활용하였다. 설계된 칩은 0.25um CMOS 공정으로 제작하였으며, 이에 대한 측정 결과를 제시하였다. IO패드를 제외한 칩의 코어 면적은 $0.91{\times}1.82mm^2$ 이었고, 2.5V 전원전압에서 전체 전력소모량은, 480MHz 동작 시 245mW, 12MHz 동작 시 150mW로 시뮬레이션 되었다.