• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06c
• /
• pp.77-79
• /
• 2011

최근 플래시 메모리가 디지털 기기의 저장장치로 많이 사용되면서 범죄와 관련하여 중요 증거나 단서가 디지털 기기 내에 저장되는 경우가 많아지고 있다. 이러한 현상은 플래시 메모리에 저장된 데이터는 디지털 포렌식 수사에 도움이 될 가능성이 있기 때문에 와이핑 툴(Wiping Tool)을 사용하여 저장된 데이터를 영구 삭제하게 된다. 플래시 메모리는 덮어쓰기가 불가능하기 때문에 와이핑(Wiping) 되어도 이전 데이터가 남아있는 특성이 있다. 이전 데이터를 복구하기 위해서는 기존 하드디스크 기반의 복구기법으로는 복구하기 어렵다. 최근 연구된 플래시 메모리 복구기법은 메타정보의 의존도가 높은 문제가 있다. 그래서 기존 플래시 메모리 복구기법을 보완하여 플래시 메모리 특성을 이용한 다른 방식의 연구가 필요하다. 본 기법은 플래시 메모리에 데이터 와이프로 삭제된 파일을 검색하고, 검증 절차를 거쳐 파일을 복구하는 기법을 제안한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06c
• /
• pp.61-63
• /
• 2006

휴대용 기기들의 데이터 저장소로 플래시 메모리가 많이 사용되고 있으며 플래시 메모리가 대용량화 되어감에 따라 점차 디스크를 대체할 것이라 예상된다. 따라서 데이터베이스 시스템 역시 저장 매체로 플래시 메모리의 사용이 증가할 것으로 예상되며 이에 따른 효율적인 인덱스가 필요하다. 플래시 메모리 기반의 효율적인 인덱스 구축을 위하여 B+ 트리의 페이지 크기에 따른 성능 평가가 필요하다. 본 논문에서는 B+ 트리와 버퍼 관리자를 구현하고, 플래시 변환 계층의 대표적인 4 가지 알고리즘에 대해 B+ 트리의 페이지 크기에 따른 성능을 비교, 분석하여 플래시 메모리 기반의 인덱스를 구축하기 위한 방향을 제시한다.

• Proceedings of the KIEE Conference
• /
• 2007.10a
• /
• pp.377-378
• /
• 2007

본 논문에서는 저전력 임베디드 시스템을 위한 효율적인 다중 NAND 플래쉬 파일 시스템을 제안한다. 기존에 제안되었던 하드디스크를 비롯한 저장 장치들과는 달리 NAND 플래쉬 메모리는 특정 블록에 쓰기 연산을 하기 전에 해당 블록은 이미 소거된 상태이어야 한다. 또한 이러한 소거의 횟수는 각 블록마다 제한적이다. 이러한 문제를 해결하기 위해서 소거 횟수 평준화 기법이 많이 사용되고 있고 관련하여 많은 연구가 진행되고 있다. 본 논문에서는 소거 횟수에 임계치를 설정하여 연산하는 방법을 제안한다. 또한 기존에는 단일 플래쉬 메모리만을 고려하고 있으나 본 논문에서는 다중 플래쉬 메모리 구조를 고려한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06b
• /
• pp.427-431
• /
• 2007

플래시 메모리는 강한 내구성과 소형화, 대용량화라는 특성 때문에 임베디드 시스템 및 관련 기기에서 널리 사용되고 있다. 플래시 메모리는 지움 횟수 제한이 있고 제자리 업데이트 시 지움 연산이 선행되어야 한다. 또한, 쓰기 단위에 비해 지움 단위가 커서 연산시간이 많이 걸리며, 지움 대상 블록이 많은 경우에는 쓰기 연산 지연의 원인이 된다. 본 논문에서는 이러한 쓰기 연산 지연을 예방하기 위하여 쓰기 연산량에 따라 지움 연산을 제어하는 효율적인 가비지 컬렉션 기법을 제안하고, YAFFS에 구현하여 성능 평가를 하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.331-331
• /
• 2012

With the NAND Flash scaling down, it becomes more and more difficult to follow Moore's law to continue the scaling due to physical limitations. Recently, three-dimensional (3D) flash memories have introduced as an ideal solution for ultra-high-density data storage. In 3D flash memory, as the process reason, we need to use poly-Si TFTs instead of conventional transistors. So, after combining charge trap flash (CTF) structure and poly-Si TFTs, the emerging device SONOS-TFTs has also suffered from some reliability problem such as hot carrier degradation, charge-trapping-induced parasitic capacitance and resistance which both create interface traps. Charge pumping method is a useful tool to investigate the degradation phenomenon related to interface trap creation. However, the curves for charge pumping current in SONOS TFTs were far from ideal, which previously due to the fabrication process or some unknown traps. It needs an optimization and the important geometrical effect should be eliminated. In spite of its importance, it is still not deeply studied. In our work, base-level sweep model was applied in SONOS TFTs, and the nonideal charge pumping current was optimized by adjusting the gate pulse transition time. As a result, after the optimizing, an improved charge pumping current curve is obtained.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.8
• /
• pp.143-150
• /
• 2013

Solid-state disks (SSDs) have been widely used by high-performance personal computers or servers due to its good characteristics and performance. The NAND flash-based SSDs, which take large portion of the whole NAND flash market, are the major type of SSDs. They usually integrate a cache buffer which is built from DRAM and uses the write-back policy for better performance. Unfortunately, the policy makes existing scheduling methods less effective at the I/F level of SSDs Therefore, in this paper, we propose a scheduling method for the I/F with consideration of the cache buffer. The proposed method considers the hit/miss status of cache buffer and gives higher priority to the read requests. As a result, the requests whose data is hit on the cache buffer can be handled in advance and the read requests which have larger effects on the whole system performance than write requests experience shorter latency. The experimental results show that the proposed scheduling method improves read latency by 26%.

• Journal of KIISE:Computer Systems and Theory
• /
• v.36 no.6
• /
• pp.463-475
• /
• 2009

Flash memory is suitable for real time systems because of its consistent performance for random access, low power consumption and shock resistance. However, flash memory needs blocking time to perform a garbage collection to reclaim invalidated pages. Moreover, the worst-case garbage collection time is significantly longer than the best-case garbage collection time. In this paper, we propose a FTL (Flash Translation Layer) mapping scheme called KAST (K-Associative Sector Translation). In the KAST scheme, user can control the maximum association of the log block to limit the worst-case garbage collection time. Performance evaluation using simulation shows that not only KAST completes the garbage collection within the specified time but also provides about 10~15% better average performance than existing FTL schemes.

• The KIPS Transactions:PartA
• /
• v.19A no.1
• /
• pp.35-44
• /
• 2012

Traditional technologies that are used to improve the performance of hard disk drives show many negative cases if they are applied to solid state drives (SSD). Access time and block sequence in hard disk drives that consist of mechanical components are very important performance factors. Meanwhile, SSD provides superior random read performance that is not affected by block address sequence due to the characteristics of flash memory. Practically, it is recommended to disable prefetching if a SSD is installed in a personal computer. However, this paper presents a combinational method of a prefetching scheme and a memory management that consider the internal structure of SSD and the characteristics of NAND flash memory. It is important that SSD must concurrently operate multiple flash memory chips. The I/O unit size of NAND flash memory tends to increase and it exceeded the block size of operating systems. Hence, the proposed prefetching scheme performs in an operating unit of SSD. To complement a weak point of the prefetching scheme, the proposed memory management scheme adaptively evicts uselessly prefetched data to maximize the sum of cache hit rate and prefetch hit rate. We implemented the proposed schemes as a Linux kernel module and evaluated them using a commercial SSD. The schemes improved the I/O performance up to 26% in a given experiment.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.10a
• /
• pp.34-35
• /
• 2007

• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.11a
• /
• pp.1591-1594
• /
• 2010

NAND 플래시 메모리 기반의 Solid State Disk (SSD)의 내부에는 Flash Translation Layer (FTL)이라는 소프트웨어가 사용되고 있다. FTL은 파일 시스템으로부터 요청되는 논리 주소를 플래시 메모리의 물리 주소로 변환하며 이를 위하여 사상 테이블을 사용한다. 사상 테이블의 빠른 접근을 위하여 사상 테이블은 SSD 내부의 RAM에 유지하는데 SSD의 용량이 커지게 되면 사상 테이블로 인해 요구되는 RAM의 크기도 커지는 문제점이 있다. 본 논문에서는 FTL의 사상 테이블을 페이지 단위로 나누어 필요할 때마다 RAM에 적재하는 다단계 사상 테이블 기법을 연구하였다.