• 제목/요약/키워드: Multi-decoder

검색결과 191건 처리시간 0.027초

Further Specialization of Clustered VLIW Processors: A MAP Decoder for Software Defined Radio

  • Ituero, Pablo;Lopez-Vallejo, Marisa
    • ETRI Journal
    • /
    • 제30권1호
    • /
    • pp.113-128
    • /
    • 2008
  • Turbo codes are extensively used in current communications standards and have a promising outlook for future generations. The advantages of software defined radio, especially dynamic reconfiguration, make it very attractive in this multi-standard scenario. However, the complex and power consuming implementation of the maximum a posteriori (MAP) algorithm, employed by turbo decoders, sets hurdles to this goal. This work introduces an ASIP architecture for the MAP algorithm, based on a dual-clustered VLIW processor. It displays the good performance of application specific designs along with the versatility of processors, which makes it compliant with leading edge standards. The machine deals with multi-operand instructions in an innovative way, the fetching and assertion of data is serialized and the addressing is automatized and transparent for the programmer. The performance-area trade-off of the proposed architecture achieves a throughput of 8 cycles per symbol with very low power dissipation.

  • PDF

Performance Enhancement of Multi-Band OFDM using Spectrum Equalizer

  • Yoon, Sang-Hun;Jung, Jun-Mo
    • Journal of information and communication convergence engineering
    • /
    • 제8권6호
    • /
    • pp.687-689
    • /
    • 2010
  • In this paper, the equalization for frequency slope of path loss in Multi-Band(MB) OFDM UWB is proposed. The path loss of a signal is proportionate to the square of the signal's frequency. So, the received signal amplitudes of OFDM subcarrier can be different up to 3dB when MB-OFDM occupies bandwidth over 1.5GHz. The differences of subcarrier-amplitudes make an effective of 0.3 bit reduction of soft decision bits of viterbi decoder, and when the effective of 0.3 bit reduction can cause 0.5dB SNR degradation. This paper proposes two modem architectures which compensate for the degraded subcarrier by multiplying the reciprocal of degraded values in analog or digital domain. It is shown that, for the proposed architecture applied to MB-OFDM UWB, the performance improvements up to 0.5dB can be obtained over the conventional uncompensated receiver architecture.

FiD를 이용한 멀티 모달 오픈 도메인 질의 응답 (Fusion-in-Decoder for Open Domain Multi-Modal Question Answering)

  • 박은환;이성민;서대룡;전동현;강인호;나승훈
    • 한국정보과학회 언어공학연구회:학술대회논문집(한글 및 한국어 정보처리)
    • /
    • 한국정보과학회언어공학연구회 2022년도 제34회 한글 및 한국어 정보처리 학술대회
    • /
    • pp.95-99
    • /
    • 2022
  • 오픈 도메인 질의 응답 (ODQA, Open-Domain Question Answering)은 주어진 질문에 대한 답을 찾는 과업으로서 질문과 관련있는 지식을 찾는 "검색" 단계를 필요로 한다. 최근 이미지, 테이블 등의 검색을 요구하는 멀티 모달 ODQA에 대한 연구가 많이 진행되었을 뿐만 아니라 산업에서의 중요도 또한 높아지고 있다. 본 논문은 여러 종류의 멀티 모달 ODQA 중에서도 테이블 - 텍스트 기반 멀티 모달 ODQA 데이터 집합으로 Fusion-in-Decoder (FiD)를 이용한 멀티 모달 오픈 도메인 질의 응답 연구를 제안하며 베이스라인 대비 최대 EM 20.5, F1 23.2 향상을 보였다.

  • PDF

Recursive 구조를 이용한 MPEG-2 AAC 복호화기의 필터뱅크 구현 (Architecture Design for MPEG-2 AAC Filter bank Decoder using Recursive Structure)

  • 박세기;강명수;오신범;이채욱
    • 한국통신학회논문지
    • /
    • 제29권6C호
    • /
    • pp.865-873
    • /
    • 2004
  • MPEG-2 Advanced Audio Coding(AAC) is widely used in the multi-channel audio compression standards. And it combines hi인-resolution filter bank prediction techniques, and Huffman coding algorithm to achieve the broadcast-quality audio level at very low data rates. The forward and inverse modified discrete transforms which are operated in the encoder and the decoder of the filter bank need many computations. In this paper, we propose suitable recursive structure at IMDCT processing for MPEG-2 AAC real-time decoder. We confirm the memory, the computation speed and complexity of the proposed structure.

이동통신에서 TCM의 연집에러 정정을 위한 복호방식 (A Burst Error Correction Decoding Algorithm in TCM on Mobile Communications)

  • 이영천;김종일;이명수;홍대식;강창언
    • 한국통신학회논문지
    • /
    • 제17권9호
    • /
    • pp.1020-1028
    • /
    • 1992
  • 본 논문에서는 TCM(Trellis Coded Modulation)에서 연집에러 검출 및 최대 확률론적 복호 방식으로 구성된 연집에러 정정을 위한 적응 복호방식을 제시하고 있다. 복호기는 보통 비터비 복호기로서 동작하고, 미터비 복호기에 의해 정정될 수 없는 에러가 검출될 경우 연집 에러 정정 모드로 절환된다. 이동통신에서의 채널특성인 연집에러가 빈번히 발생하는 다경로 페이딩 채널에서 적응 복호방식을 이용한 TCM은 기존의 방식에 비해 비트오율면에서 향상된 성능을 나타내고 있다.

  • PDF

Deep Reference-based Dynamic Scene Deblurring

  • Cunzhe Liu;Zhen Hua;Jinjiang Li
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제18권3호
    • /
    • pp.653-669
    • /
    • 2024
  • Dynamic scene deblurring is a complex computer vision problem owing to its difficulty to model mathematically. In this paper, we present a novel approach for image deblurring with the help of the sharp reference image, which utilizes the reference image for high-quality and high-frequency detail results. To better utilize the clear reference image, we develop an encoder-decoder network and two novel modules are designed to guide the network for better image restoration. The proposed Reference Extraction and Aggregation Module can effectively establish the correspondence between blurry image and reference image and explore the most relevant features for better blur removal and the proposed Spatial Feature Fusion Module enables the encoder to perceive blur information at different spatial scales. In the final, the multi-scale feature maps from the encoder and cascaded Reference Extraction and Aggregation Modules are integrated into the decoder for a global fusion and representation. Extensive quantitative and qualitative experimental results from the different benchmarks show the effectiveness of our proposed method.

멀티-기가비트 WPAN 시스템을 위한 고속 QC-LDPC 복호기 구조 (High-Throughput QC-LDPC Decoder Architecture for Multi-Gigabit WPAN Systems)

  • 이한호;사부흐
    • 전자공학회논문지
    • /
    • 제50권2호
    • /
    • pp.104-113
    • /
    • 2013
  • 60GHz 멀티-기가비트 WPAN 시스템을 위한 고속 QC-LDPC 복호기의 구조를 제안한다. 제안한 QC-LDPC 복호기 설계를 위하여 4 블록-병렬 계층 복호 기술과 fixed wire network 기술이 적용 되었다. 2단 파이프라이닝과 4 블록-병렬 계층 복호기술은 동작 주파수와 데이터 처리량을 개선시키는데에 큰 효과가 있다. 또한 본 제안한 복호기 구조에서 스위치 네트워크를 구현하여 위하여 fixed wire network로 간단하게 구현될 수 있으면 하드웨어 복잡도를 크게 감소시킬 수 있다. 제안한 672-비트, rate-1/2인 QC-LDPC 복호기 구조는 90-nm CMOS 표준 셀을 이용해 설계 및 합성하였다. 성능 분석 결과 제안한 QC-LDPC 복호기 구조는 794K 게이트를 가지며 클락 속도 290MHz 에서 작동한다. 12-iteration일 때 데이터 처리율은 3.9 Gbps 이며 60GHz WPAN 시스템에 적용되어 사용 될 수 있다.

4-레벨 홀로그래픽 저장장치를 위한 2/3 변조부호와 비터비 검출기 (2/3 Modulation Code and Its Vterbi Decoder for 4-level Holographic Data Storage)

  • 김국희;이재진
    • 한국통신학회논문지
    • /
    • 제38A권10호
    • /
    • pp.827-832
    • /
    • 2013
  • 홀로그래픽 데이터 저장장치에서는 인접 심볼간 간섭이 2차원으로 발생하며, 인접 페이지간 간섭 또한 발생한다. 특히 멀티 레벨 홀로그래픽 데이터 저장장치의 경우, 한 픽셀이 나타내는 정보가 0과 1의 이진수가 아닌 그 이상의 정보를 더 저장하고 있기 때문에, 위와 같은 간섭들이 더 크게 발생할 수 있다. 본 논문에서는 4-레벨 홀로그래픽 데이터 저장장치에서의 성능 저하를 보완하기 위하여 2/3 변조 부호를 제안한다. 제안된 2/3 변조 부호는 비터비 검출 방법을 변조 방식에 적용하여 에러 정정 능력을 갖는다. 또한, 본 논문에서는 2/3 변조 부호를 위한 새로운 비터비 디코더를 제안한다. 제안된 비터비 검출기는 복호 시에 필요없는 상태에 대한 계산을 제거하여 복호 성능을 높인다. 제안된 비터비 검출기는 2/3 변조 부호에 대하여 기존의 비터비 검출기보다 더 뛰어난 성능을 보인다.

UHD 영상을 지원하는 HEVC 및 H.264 멀티 디코더 용 인트라 예측 회로 설계 (Design of Intra Prediction Circuit for HEVC and H.264 Multi-decoder Supporting UHD Images)

  • 유상현;조경순
    • 전자공학회논문지
    • /
    • 제53권12호
    • /
    • pp.50-56
    • /
    • 2016
  • 이 논문은 UHD 영상을 지원하는 멀티 디코더 용 인트라 예측 회로의 구조와 설계를 제안하고 있다. 제안된 회로는 가장 최신의 비디오 압축 표준인 HEVC뿐만 아니라 H.264도 지원한다. 이 회로는 기본적인 인트라 예측 기능이외에 추가적으로 H.264 표준에 정의되어 있는 참조 샘플 필터 연산과 HEVC 표준에 정의되어 있는 약한 참조 샘플 필터 및 강한 참조 샘플 필터 연산을 처리하는 기능도 갖고 있다. 공통적인 연산부와 내부 저장소를 공유함으로써 회로의 크기를 감소시켰으며, 병렬 연산을 통하여 성능을 향상시켰다. 제안된 회로는 Verilog HDL(Hardware Description Language)을 이용하여 RTL(Register Transfer Level)로 기술하였으며, Cadence의 NC-Verilog를 이용하여 기능을 검증하였다. RTL 회로를 Synopsys의 Design Compiler 및 130nm 표준 셀 라이브러리를 이용하여 합성하였다. 합성된 게이트 수준 회로는 69,694개의 게이트로 구성되며, 최대 동작주파수 157MHz에서 4K-UHD HEVC 영상을 초당 100 ~ 280 프레임의 속도로 처리한다.

4K-UHD 영상을 지원하는 실시간 통합 복호기용 부화소 보간 회로 설계 (Design of Sub-pixel Interpolation Circuit for Real-time Multi-decoder Supporting 4K-UHD Video Images)

  • 이수정;조경순
    • 전기전자학회논문지
    • /
    • 제19권1호
    • /
    • pp.1-9
    • /
    • 2015
  • 본 논문은 4K-UHD 영상 크기를 지원하는 실시간 통합 복호기용 부화소 보간 회로를 제안한다. 제안하는 통합부화소 보간 회로는 H.264, MPEG-4, VC-1과 새로운 동영상 압축 표준인 HEVC를 지원한다. 회로의 면적을 줄이기 위해 각 표준에 해당하는 보간 알고리즘의 공통되는 부분을 공유하였다. 또한 회로의 저면적과 성능의 최적화를 위해 중간 버퍼를 효율적으로 사용하였다. 제안하는 통합 부화소 보간 회로를 130nm 표준 셀 라이브러리를 이용하여 합성한 결과, 회로의 크기는 122,564 게이트이고, 최대 동작 주파수 200MHz에서 4K-UHD 영상을 초당 35~86 프레임 속도로 처리한다. 따라서 제안하는 회로는 4K-UHD 영상을 실시간으로 처리할 수 있다.