• 한국통신학회논문지
• /
• 제34권12B호
• /
• pp.1452-1458
• /
• 2009

본 논문에서는 다기능 복합 카드용 극초단파(UHF) 대역 소형 태그 안테나를 제안하였다. 현재 일반적으로 HF 대역 태그와 UHF 대역 태그가 장착된 듀얼 카드가 사용되고 있다. 본 논문에서는 기존 듀얼 카드에 지문인식 시스템이 탑재됨으로써 발생하는 공간상 제약 및 주변 도체로 인한 RFID 태그 인식거리 성능 저하를 최소화한 다기능 복합 카드용 극초단파 대역 RFID 소형 태그 안테나를 제안하였다. 제안된 극초단파 대역 RFID 소형 태그 안테나는 HF 태그 및 지문인식 시스템이 탑재된 제한된 공간에 적용 가능한 다기능 복합 카드용이며 테이퍼트, 미앤더 라인 및 루프 구조를 변형시킴으로써 소형화 및 태그 칩 매칭을 가능하게 하였다. 제안된 소형 태그 안테나는 카드 재질 특성 및 주변 회로를 감안하여 설계하였으며 작은 크기($50{\times}15\;mm^2$)로 PET필름에 제작 되었다. RFID 소형 태그 측정 방법은 무반사실에서 EPCglobal Static Test 장비를 이용하여 측정하였으며 기존 사용 중인 듀얼 카드와 차량 내부 및 지갑을 이용해서 다양한 비교 측정을 하였다. 측정 결과 EPCglobal Static Test 결과 인식거리는 3.8 m, 필드테스트 결과 차량 내부에서 최대 인식거리 7.6 m로 양호한 결과를 확인하였으며 제안된 태그 안테나는 지자체에서 주차통제보안시스템에 사용될 예정이다.

• 한국전자파학회논문지
• /
• 제30권6호
• /
• pp.467-478
• /
• 2019

본 논문에서는 전자전용 재밍 송신기에 사용하기 위해서 개발된 광대역 평면형 능동위상배열 안테나 시스템의 설계 및 제작 그리고 측정 결과를 소개한다. 설계된 시스템은 $45^{\circ}$ slant 광대역 복사소자를 $8{\times}8$ 삼각 배열 구조로 배치하고, 광대역 GaN 반도체 고출력 증폭기와 GaAs 다기능집적회로(MFC)를 적용한 64개의 송신 채널을 구성하여 개발하였다. GaAs다기능집적회로는 광대역에서 빔 편이 현상을 피하기 위한 실시간 지연소자, 디지털 감쇠기 그리고 GaAs 구동증폭기를 포함하고 있어서 송신 빔 조향을 할 수 있으며, 시스템의 전자적 빔 조향 범위는 방위각/고각 방향으로 각각 ${\pm}45^{\circ}/{\pm}25^{\circ}$ 범위에서 가능하다. 개발된 시스템의 송신 빔 패턴 성능을 확인하기 위해 근접 전계 시험 시설을 이용하였다. 전자전용 송신 시스템 빔 패턴 측정 결과, 시스템의 유효방사출력은 목표성능(P) 대비 최대 9.8 dB 이상을 만족하였고, 방위각/고각 방향으로 각각 ${\pm}45^{\circ}/{\pm}25^{\circ}$ 빔 조향 결과 요구성능에 만족함을 확인하였다.

• 지능정보연구
• /
• 제20권2호
• /
• pp.163-178
• /
• 2014

본 연구는 스마트카드 가상화(ViSCa: Virtualization of Smart Cards) 플랫폼 기반의 모바일 결제 서비스를 제안하고 타 사례와 비교분석을 한다. 스마트카드 가상화 플랫폼 기반의 모바일 결제 서비스는 단말 가상화 기술을 이용하여 스마트카드 하드웨어를 가상화하고, 모바일 클라우드 기술을 통해 가상화된 스마트카드에 대한 통합 관리를 목표로 하는 Smart Cards as a Service (이하 SCaaS)이다. 스마트카드 가상화 플랫폼 기반 모바일 결제 서비스는 스마트카드를 가상화하여 클라우드에 저장한 후, 애플리케이션(이하 앱)을 통해 사용자 인증을 거쳐 모바일 클라우드에 저장된 스마트카드 중 한 가지를 선택하여 결제한다. 연구 범위 설정 및 사례 선정을 위해 선행연구에서 진행한 모바일 결제 서비스 분류 방식을 토대로 제안하는 서비스와 관련 있는 특징별, 서비스 유형별 그룹을 도출하였다. 공통적으로 기존 결제수단(신용카드) 정보를 모바일 기기에 저장하여 오프라인 매장에서 결제하는 특징을 지닌 것으로 나타났다. 도출된 그룹은 금융거래정보의 저장 위치에 따라 앱과 연결된 서버에 저장하는 '앱 방식'과 모바일 기기 내부의 보안요소(Secure Element, SE)에 금융거래정보가 담긴 IC(Integrated Circuit, 집적회로) 칩을 탑재하는 '모바일 카드 방식'으로, 2 가지 서비스 유형으로 나타낼 수 있다. 모바일 결제 서비스의 채택 요인 및 시장 환경 분석과 관련된 선행연구를 토대로 경제성, 범용성 보안성, 편리성, 응용성, 효율성, 총 6가지 비교분석을 위한 평가 요인을 도출하였으며, 스마트카드 가상화 플랫폼 기반 모바일 결제 서비스와 도출된 그룹에서 선정된 사례 5 가지를 비교 분석하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 봄 학술발표논문집 Vol.28 No.1 (A)
• /
• pp.37-39
• /
• 2001

반도체 설계는 급속한 기능 추가와 기가 헬쯔에 육박하는 고속 동작에 부응하는 제품의 설계와 빠른 출시를 위하여 다방면의 연구를 거듭하고 있다. 하지만, 인터넷과 정보 가전의 모바일 기기에서 요구하는 폭발적인 기능의 추가와 가전기기의 최소화를 위하여서는 그 요구를 감당하지 못하고 있다. 이를 위한 방안으로 설계 재활용과 System-On-Chip의 설계가 수년 전부터 대두되었으나 아직 큰 실효를 거두지 못하고 있다. SoC설계는 다기능을 한 칩에 구성하는 방법을 시도하고 있고, 설계 재활용은 기존의 설계(IP)를 다른 것과 혼합하여 필요한 기능을 제공하는 방법이 시도되고 있다. 이 두가지의 VLSI 설계 방식 흐름을 가능하도록 하기 위한 연구로써, 레이아웃 이식에 관한 연구를 진행하였다. IP 재활용을 위하여서는 다양한 공정변화에 신속히 대응하고, 기존의 설계 설계규칙으로 설계된 면을 현재의 공정인 0.25um, 0.18um 테크놀러지에 맞도록 변환하는 VLSI 소프트웨어 시스템을 필요로 한다. 레이아웃 설계도면을 분석하여 소자 및 배선을 인식하는 알고리즘을 연구와 개발하고, 도면을 첨단 테크놀러지의 설계 규칙에 부응하도록 타이밍, 소비 전력, 수율을 고려한 최적의 소자 및 배선의 크기를 조절하는 방법을 고안하며, 칩 면적을 최적화할 수 있는 컴팩션 알고리즘을 개발하여 레이아웃 설계 도면을 이식할 수 있는 자동화 소프트웨어 시스템을 연구하였다. 더불어, 현재 반도체 소프트웨어 시스템의 최대 문제점에 해당하는 처리 속도와 도면의 처리 능력을 비교, 검토하여 본 연구가 속도면에서 평균 27배 효율면에서 3배 이상의 상대우위를 점하였다.전송과 복원이 이루어질 것이다.하지 않은 경우 단어 인식률이 43.21%인 반면 표제어간 음운변화 현상을 반영한 1-Best 사전의 경우 48.99%, Multi 사전의 경우 50.19%로 인식률이 5~6%정도 향상되었음을 볼 수 있었고, 수작업에 의한 표준발음사전의 단어 인식률 45.90% 보다도 약 3~4% 좋은 성능을 보였다.으로서 hemicellulose구조가 polyuronic acid의 형태인 것으로 사료된다. 추출획분의 구성단당은 여러 곡물연구의 보고와 유사하게 glucose, arabinose, xylose 함량이 대체로 높게 나타났다. 점미가 수가용성분에서 goucose대비 용출함량이 고르게 나타나는 경향을 보였고 흑미는 알칼리가용분에서 glucose가 상당량(0.68%) 포함되고 있음을 보여주었고 arabinose(0.68%), xylose(0.05%)도 다른 종류에 비해서 다량 함유한 것으로 나타났다. 흑미는 총식이섬유 함량이 높고 pectic substances, hemicellulose, uronic acid 함량이 높아서 콜레스테롤 저하 등의 효과가 기대되며 고섬유식품으로서 조리 특성 연구가 필요한 것으로 사료된다.리하였다. 얻어진 소견(所見)은 다음과 같았다. 1. 모년령(母年齡), 임신회수(姙娠回數), 임신기간(姙娠其間), 출산시체중등(出産時體重等)의 제요인(諸要因)은 주산기사망(周産基死亡)에 대(對)하여 통계적(統計的)으로 유의(有意)한 영향을 미치고 있어 $25{\sim}29$세(歲)의 연령군에서, 2번째 임신과 2번째의 출산에서 그리고 만삭의 임신 기간에, 출산시체중(出産時體重) $

• 전기전자학회논문지
• /
• 제2권2호
• /
• pp.278-284
• /
• 1998

본 논문에서는 HDTV 응용을 위한 10b 저전력 CMOS A/D 변환기 (analog-to-digital converter : ADC) 회로를 제안한다. 제안된 ADC의 전체 구조는 응용되는 시스템의 속도와 해상도 등의 사양을 고려하여 다단 파이프라인 구조가 적용되었다. 본 시스템이 갖는 회로적 특성은 다음과 같이 요약할 수 있다. 첫째, 전원전압의 변화에도 일정한 시스템 성능을 얻을 수 있는 바이어스 회로의 선택적 채널길이 조정기법을 제안한다. 둘째, 고속 2단 증폭기의 전력소모를 줄이기 위하여 증폭기가 사용되지 않는 동안 동작 전류 공급을 줄이는 전력소모 최적화 기법을 사용한다. 넷째, 다단 파이프라인 구조에서 최종단으로 갈수록 정확도 및 잡음 특성 등에서 여유를 얻을 수 있는 점을 고려한 캐패시터 스케일링 기법의 적용으로 면적 및 전력소모를 감소시킨다. 제안된 ADC는 0.8 um double-poly double-metal n-well CMOS 공정 변수를 사용하여 설계 및 제작되었고, 시제품 ADC의 성능 측정 결과는 Differential Nonlinearity (DNL) ${\pm}0.6LSB$, Integral Nonlinearity (INL) ${\pm}2.0LSB$ 수준이며, 전력소모는 3 V 및 40 MHz 동작시에는 119 mW, 5 V 및 50 MHz 동작시에는 320 mW로 측정되었다.