• 방송공학회논문지
• /
• 제9권1호
• /
• pp.54-63
• /
• 2004

서로 다른 프레임 율을 가진 영상매체 사이의 프레임 호환을 위해, 움직임 추정 (motion estimation, ME)과 움직임 보상을 이용한 중간 영상 삽입 (합성) 기법 (motion compensated interpolation, MCI)이 활용되는데, 본 논문에서는 MCI에 적합한 움직임 추정기법을 제안하고, 제안한 움직임 추정 기법을 종래의 MCI에 적용한다. 종래의 방법에선 움직임 추정 블록과 MCI 블록의 크기가 동일하나, 본 논문에서 사용된 움직임 추정 블록은 MCI 블록과 같은 중심 축을 가지고, MCI 블록보다 더 크기 때문에 인접 블록과 중첩된 특성을 가진다. 제안한 움직임 추정 블록에 의한 계산량 증가를 줄이기 위해, 제안한 움직임 추정 블록내의 화소를 샘플링 하여 움직임 추정을 실행하였다. 제안한 방식을 검증하기 위해, 움직임 추정 블록을 다양한 샘플 계수로 샘플링 한 후 움직임 추정을 실행하였다. 제안한 방식으로 추정된 움직임 벡터 (motion vector, MV)를 활용하여 MCI를 수행하였으며, 수행된 결과를 종래의 방식에 의한 결과와 비교하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2009년도 IWAIT
• /
• pp.512-515
• /
• 2009

A 90-nm CMOS motion estimation (ME) processor was developed by employing dynamic voltage and frequency scaling (DVFS) to greatly reduce the dynamic power. To make full use of the advantages of DVFS, a fast ME algorithm and a small on-chip DC/DC converter were also developed. The fast ME algorithm can adaptively predict the optimum supply voltage ($V_D$) and the optimum clock frequency ($f_c$) before each block matching process starts. Power dissipation of the ME processor, which contained an absolute difference accumulator as well as the on-chip DC/DC converter and DVFS controller, was reduced to $31.5{\mu}W$, which was only 2.8% that of a conventional ME processor.

• Journal of Electrical Engineering and Technology
• /
• 제11권4호
• /
• pp.1020-1026
• /
• 2016

Motion estimation (ME) algorithms supporting quarter-pixel accuracy have been recently introduced to retain detailed motion information for high quality of video in the state-of-the-art video compression standard of H.264/AVC. Conventional sub-pixel ME algorithms in the spatial domain are faced with a common problem of computational complexity because of embedded interpolation schemes. This paper proposes a low-complexity sub-pixel motion estimation algorithm in the transform domain utilizing shifting matrix. Simulations are performed to compare the performances of spatial-domain ME algorithms and transform-domain ME algorithms in terms of peak signal-to-noise ratio (PSNR) and the number of bits per frame. Simulation results confirm that the transform-domain approach not only improves the video quality and the compression efficiency, but also remarkably alleviates the computational complexity, compared to the spatial-domain approach.

• 전자공학회논문지
• /
• 제52권6호
• /
• pp.62-69
• /
• 2015

본 논문에서는 움직임 추정 기법을 적응적으로 사용하는 프레임율 증강 기법인 AME-FRUC (Adaptive Motion Estimation Frame Rate Up-Conversion)을 제안하고자 한다. 제안하는 알고리즘은 영상의 움직임이 적은 영역에서 기존의 EBME (Extended Bilateral Motion Estimation)을 활용하고, 움직임 벡터 정보를 활용하여 관심영역을 결정한다. 관심 영역에서는 제안하는 텍스쳐 정보에 기반한 블록 분할을 활용한 단방향 움직임 추정을 수행하도록 하여 정확도를 높였다. 최종적으로 MCFI (Motion Compensated Frame Interpolation)기법을 움직임 추정 방법에 따라 적용하고 보간 하여 중간 프레임을 생성 한다. 실험 결과를 통해 제안하는 알고리즘이 기존의 FRUC 알고리즘에 비해 최대 68% 적은 SAD 연산으로 3dB 높은 PSNR 성능과 0.07 더 높은 SSIM 성능을 보이는 것을 확인할 수 있다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2008년도 International Meeting on Information Display
• /
• pp.749-752
• /
• 2008

Various Motion Estimation (ME) algorithms have been proposed since ME requires large computational complexity. The proposed algorithm employs Enhanced Cross Search Pattern (ECSP) using motion vector of neighbor-blocks to search the motion vector. The experimental results show that proposed algorithm reduces the search point up to 35% compared to conventional methods.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -2
• /
• pp.807-810
• /
• 2000

In this paper, a new hierarchical motion estimation (ME) scheme using the wavelet transformed multi-resolution image layers is proposed. While the coarse-to-fine (CtF) ME, used in previously proposed coding schemes, can provide a better estimate at the coarsest resolution, it is difficult to accurately track motion at finer resolution. On the other hand, in fine-to-coarse (FtC) ME, it can solves this local minima problem by estimating motion track at the finest subband and propagating the motion vector (MV) to coarser subband. But this method causes to higher computational overhead. This paper proposes a new method for reducing the computational overhead of fine-to-coarse rnulti-resolution motion estimation (MRME) at the finest resolution level by searching for the region to consider motion vectors of the coarsest resolution subband.

• 한국통신학회논문지
• /
• 제28권7C호
• /
• pp.726-732
• /
• 2003

본 논문은 계산량을 줄이는 움직임 추정 (motion estimation: ME) 방법을 제안한다. 이 방법은 움직임 추정이 필요 없다고 판단되는 매크로블록(macro-block: MB)들에 대한 움직임 추정 과정을 생략함으로써 고속의 움직임 추정을 가능하게 한다. 그래서, 제안된 방법은 움직임 생략 기법 (ME skipping technique: MEST)이라고 부른다. 일반적으로 움직임 추정은 정수 화소 단위 움직임 추정 (IME)과 반화소 단위 움직임 추정 (HME)로 구성된다. MEST는 IME 과정 바로 직전에 수행되고, 이미 부호화된 주위의 MB들의 움직임 추정 오차에 기초한 기준에 따라 IME 과정을 생략할지를 판단한다. 하나의 MB에 대한 IME 과정이 생략되는 것으로 판단되었을 경우 (이 경우를 ME 생략 모드 (ME skip mode)라 부른다), IME 과정은 생략되고 그 MB에 대한 정수 화소 단위 움직임 벡터를 예측벡터로 대치한다. 예측된 그 벡터는 HME의 입력으로 사용된다. 한편, ME 생략 모드가 아닌 경우(ME non-skip mode)의 MB들에 대한 IME 과정은 생략되지 않고 보통의 IME과정을 수행하게 된다. 따라서 MEST는 ME 생략 모드로 판단되는 MB들이 많을수록 계산량을 감소시키는데 효과적이다. 뿐만 아니라 MEST가 비디오 부호화기에 적용되었을 경우, 좀 더 정화한 율제어 (rate control)과 채널 오류에 좀 더 강한 비트열 (bitstream)을 제작하는데 도움을 준다. 실험을 통해, MEST가 같은 화질을 유지하면서도 이러한 장점을 가짐을 보인다.

• ETRI Journal
• /
• 제31권6호
• /
• pp.784-794
• /
• 2009

We present a full HD (1080p) H.264/AVC High Profile hardware encoder based on fast motion estimation (ME). Most processing cycles are occupied with ME and use external memory access to fetch samples, which degrades the performance of the encoder. A novel approach to fast ME which uses shared multibank memory can solve these problems. The proposed pixel subsampling ME algorithm is suitable for fast motion vector searches for high-quality resolution images. The proposed algorithm achieves an 87.5% reduction of computational complexity compared with the full search algorithm in the JM reference software, while sustaining the video quality without any conspicuous PSNR loss. The usage amount of shared multibank memory between the coarse ME and fine ME blocks is 93.6%, which saves external memory access cycles and speeds up ME. It is feasible to perform the algorithm at a 270 MHz clock speed for 30 frame/s real-time full HD encoding. Its total gate count is 872k, and internal SRAM size is 41.8 kB.

• 한국정보통신학회논문지
• /
• 제12권9호
• /
• pp.1605-1614
• /
• 2008

본 논문은 비디오 압축을 고성능으로 수행하기 위한 움직임 예측(motion estimation, ME) 및 보상(compensation, MC) 알고리즘의 VLSI 구조를 제안하고 하드웨어로 구현하였다. 움직임 예측을 계산하기 위해서는 일반적으로 SAD 결과를 이용하게 되는데 이를 위하여 새로운 연산방법을 제안하였다. 제안한 SAD 연산방법으로 인해 연산의 효율성이 증대되고 메모리의 사용을 줄임으로써 ME/MC의 성능을 높였다. 제안한 ME/MC 하드웨어는 TSMC 90nm HVT CMOS 공정으로 구현하였다. 구현된 하드웨어는 약 33만 게이트를 점유하였고, 143MHz의 클록 주파수에서 안정적으로 동작하였다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제13권9호
• /
• pp.4587-4605
• /
• 2019

High Efficiency Video Coding (HEVC) suffers from high computational complexity due to its quad-tree structure in motion estimation (ME). This paper exposes an adaptive search range decision algorithm for accelerating HEVC integer-pel ME on GPU which estimates the optimal search range (SR) using a MAP (Maximum A Posteriori) estimator. There are three main contributions; First, we define the motion feature as the standard deviation of motion vector difference values in a CTU. Second, a MAP estimator is proposed, which theoretically estimates the motion feature of the current CTU using the motion feature of a temporally adjacent CTU and its SR without any data dependency. Thus, the SR for the current CTU is parallelly determined. Finally, the values of the prior distribution and the likelihood for each discretized motion feature are computed in advance and stored at a look-up table to further save the computational complexity. Experimental results show in conventional HEVC test sequences that the proposed algorithm can achieves high average time reductions without any subjective quality loss as well as with little BD-bitrate increase.