• 제목/요약/키워드: Modular reduction

검색결과 136건 처리시간 0.021초

GF($3^m$)의 Digit-Serial 유한체 곱셈기 (Digit-Serial Finite Field Multipliers for GF($3^m$))

  • 장남수;김태현;김창한;한동국;김호원
    • 대한전자공학회논문지SD
    • /
    • 제45권10호
    • /
    • pp.23-30
    • /
    • 2008
  • 최근 페어링 기반의 암호시스템에 대한 연구가 활발히 진행되고 있으며, 암호시스템의 효율성은 기존의 공개키 암호시스템과 같이 유한체에 의존한다. 페어링 기반의 암호시스템의 경우 주로 GF($3^m$)에서 고려되며 유한체 연산에서 곱셈 연산이 효율성에 가장 큰 영향을 미친다. 본 논문에서는 삼항 기약다항식 기반의 새로운 GF($3^m$) MSD-first Digit-Serial 곱셈기를 제안한다. 제안하는 MSD-first Digit-Serial 곱셈기는 모듈러 감산 연산부를 병렬화하여 공간복잡도는 기존의 결과와 거의 같으나 Critical Path Delay가 기존의 1MUL+(log ${\lceil}n{\rceil}$+1)ADD에서 1MUL+(log ${\lceil}n+1{\rceil}$)ADD으로 감소한다. 따라서 Digit이 $2^k$가 아닌 경우 1번의 덧셈에 대한 시간 지연이 감소한다.

상용 이미지 처리 프로세서를 이용한 열화상 이미지 처리 모듈 개발 (Development of Thermal Image Processing Module Using Common Image Processor)

  • 한준환;차정우;김보미;임재성
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제9권1호
    • /
    • pp.1-8
    • /
    • 2020
  • 열화상 장비는 빛이 없는 암흑 상태에서도 물체에서 발산하는 적외선을 탐지하여 이를 영상으로 제공하는 장비이다. 이러한 장점으로 기존 활용되던 군사 분야와 더불어 자동차 및 감시시스템 등 다양한 민수 분야로 활용분야가 넓어지고 있다. 본 논문에서는 상용 이미지 처리 프로세서를 이용한 열화상 이미지 처리 모듈을 제안한다. 제안한 모듈은 기존 FPGA 기반 열화상 이미지 모듈대비 약 10~20%의 성능향상을 보이며, 대기모드를 포함하면 최대 50%까지 성능향상을 보인다. 그리고 시스템 모듈화를 통한 높은 확장성을 보장한다. 뿐만 아니라 제안한 모듈은 기존의 FPGA 기반 모듈의 단점인 낮은 확장성과 재활용성을 보완함으로써 개발 기간 및 비용 단축, 다양한 응용이 가능하다. 따라서, 이러한 장점으로 다양한 고객의 요구사항 만족, 제품 설계 및 개발 일정 단축 등 다양한 이점을 얻을 것으로 기대한다.

콘빔전산화단층촬영에서 노출 조건에 따른 화질 유지 및 선량 감소에 대한 평가 (Evaluation of Dose Reduction and Maintaining Image Quality according to Exposure Factors of Cone Beam Computed Tomography)

  • 한진우
    • 한국방사선학회논문지
    • /
    • 제14권4호
    • /
    • pp.353-360
    • /
    • 2020
  • 본 연구는 CBCT 장비의 표준 노출 조건(80 kV, 7 mA)을 기준으로 관전압과 관전류를 낮추어 촬영하면서 표준 노출 조건의 물리적 화질 요소값을 유지할 수 있는 노출 조건의 제시를 목표로 두고자한다. 영상의 물리적 화질 요소값의 측정을 위해 변조전달함수(MTF)가 분석되었고 선량 측정을 위해 선량-면적 곱(DAP)을 이용하였다. 관전압(80, 78, 76 kV)과 관전류(7, 6, 5, 4, 3 mA)의 15가지 조합의 노출 조건에서 Sedent ex IQ 팬텀 (Leeds Test Objects Ltd., Boroughbridge, UK)의 CBCT 영상을 얻었고 MTF 10이 각 조건에서 계산 되었다. 표준 노출 조건과 비교시 80 kV-6 mA, 80 kV-5 mA 노출 조건은 MTF 10에 있어 유의한 차이를 보이지 않았기에 본 연구에서 사용된 CBCT 장비의 경우, 80 kV-5 mA로 낮춘 노출 조건에서 물리적 화질요소값을 유지하면서 선량을 감소시킬 수 있는 것으로 판단되어진다.

시스템 복잡도 개선을 위한 AOP 기반의 병렬 유한체 승산기 (Low System Complexity Parallel Multiplier for a Class of Finite Fields based on AOP)

  • 변기영;나기수;윤병희;최영희;한성일;김흥수
    • 한국통신학회논문지
    • /
    • 제29권3A호
    • /
    • pp.331-336
    • /
    • 2004
  • 본 논문에서는 보다 빠른 연산동작의 구현을 위해 시스템 복잡도를 개선한 새로운 GF(2$^{m}$ ) 승산기를 제안한다. m차 기약 AOP가 갖는 특성으로부터 승산 중 발생하는 모듈러 환원의 과정을 순환이동 특성으로 간략화 하였고, 이후 AND와 XOR 게이트들의 배열구조를 사용하여 승산을 이루도록 하였다. 본 논문에서 제안한 승산기는 m(m+1)개의 2-입력 AND게이트와 (m+1)$^2$개의 2-입력 XOR게이트만으로 구성되며 연산에 소요되는 지연시간은 Τ$_{A+}$〔lo $g_2$$^{m}$ 〕Τ$_{x}$ 이다. 제안된 승산기와 타 승산기를 비교하여 그 결과를 보였고, 비교 결과 회고구성 및 복잡도 개선에 우수한 특성을 가지며 VLSI 구현에 적합함을 확인하였다.다.

유한 필드 GF(2m)상의 비트-패러럴 시스톨릭 나눗셈기 (Bit-Parallel Systolic Divider in Finite Field GF(2m))

  • 김창훈;김종진;안병규;홍춘표
    • 정보처리학회논문지A
    • /
    • 제11A권2호
    • /
    • pp.109-114
    • /
    • 2004
  • 본 논문에서는 유한 필드 GF$(2^m)$상에서 모듈러 나눗셈 A($\chi$)/B($\chi$) mod G($\chi$)을 수행하는 고속의 병렬 시스톨릭 나눗셈기를 제안한다. 제안된 나눗셈기는 이진 최대공약수(GCD) 알고리즘에 기반하며, FPGA 칩을 이용하여 구현 및 검증한다. 본 연구에서 제안된 나눗셈기는 연속적인 입력 데이터에 대해 초기 5m-2 클럭 사이클 지연후, 1 클럭 사이클 비율로 나눗셈 결과를 출력한다. 본 논문에서 제안된 나눗셈기를 기존의 병렬형 시스톨릭 나눗셈기들과 비교했을 때, 훨씬 적은 하드웨어의 사용으로 계산지연 시간을 상당히 감소 시켰다. 또한 제안된 나눗셈기는 기약다항식의 선택에 어떠한 제약도 두지 않을 뿐 아니라 매우 규칙적이고 묘듈화 하기 쉽기 때문에 필드 크기 m에 대하여 높은 확장성 및 유연성을 제공한다. 따라서 제안된 구조는 VLSI 구현에 매우 적합하다.

유한 필드 $GF(2^m)$상에서의 MSB 우선 디지트 시리얼 곱셈기 설계 (Design of MSB-First Digit-Serial Multiplier for Finite Fields GF(2″))

  • 김창훈;한상덕;홍춘표
    • 한국통신학회논문지
    • /
    • 제27권6C호
    • /
    • pp.625-631
    • /
    • 2002
  • 본 논문에서는 유한 필드 GF(2")상에서 모듈러 곱셈 A(x)B(x) mod G(x)를 수행하는 MSB 우선 디지트 시리얼곱셈기를 설계하였다. 이를 위하여 GF(2")상에서 MSB 우선 곱셈 알고리즘으로부터 자료 의존 그래프를 구하고, 이를 이용하여 효율적인 디지트 시리얼 시스톨릭 곱셈기를 설계한다. 설계된 곱셈기에 대한 VHDL 코드를 구하고 시뮬레이션을 거친 후 FPGA 로 구현한다. 구현된 곱셈기는 디지트의 크기를 L로 설정했을 경우 연속적인 입력 데이터에 대해 [m/L) 클럭 사이클 비율로 곱셈의 결과를 출력한다. 본 연구에서 구현된 곱셈기를 기존의 곱셈기와 비교 분석한 결과 시간 및 공간 복잡도가 감소되었으며, 간단한 구조로서 데이터 처리 지연시간을 줄일 수 있다. 또한 본 연구에서 제안한 구조는 단 방향의 신호 흐름 특성을 가지고 있으며, 매우 규칙적이기 때문에 m과 L에 대해 높은 확장성을 가진다.

DEVELOPMENT OF A SIMPLIFIED MODEL FOR ANALYZING THE PERFORMANCE OF KALIMER-600 COUPLED WITH A SUPERCRITICAL CARBON DIOXIDE BRAYTON ENERGY CONVERSION CYCLE

  • Seong, Seung-Hwan;Lee, Tae-Ho;Kim, Seong-O
    • Nuclear Engineering and Technology
    • /
    • 제41권6호
    • /
    • pp.785-796
    • /
    • 2009
  • A KALIMER-600 concept which is a type of sodium-cooled fast reactor, has been developed at KAERI. It uses sodium as a primary coolant and is a pool-type reactor to enhance safety. Also, a supercritical carbon dioxide ($CO_2$) Brayton cycle is considered as an alternative to an energy conversion system to eliminate the sodium water reaction and to improve efficiency. In this study, a simplified model for analyzing the thermodynamic performance of the KALIMER-600 coupled with a supercritical $CO_2$ Brayton cycle was developed. To develop the analysis model, a commercial modular modeling system (MMS) was adopted as a base engine, which was developed by nHance Technology in USA. It has a convenient graphical user interface and many component modules to model the plant. A new user library for thermodynamic properties of sodium and supercritical $CO_2$ was developed and attached to the MMS. In addition, some component modules in the MMS were modified to be appropriate for analysis of the KALIMER-600 coupled with the supercritical $CO_2$ cycle. Then, a simplified performance analysis code was developed by modeling the KALIMER-600 plant with the modified MMS. After evaluating the developed code with each component data and a steady state of the plant, a simple power reduction and recovery event was evaluated. The results showed an achievable capability for a performance analysis code. The developed code will be used to develop the operational strategy and some control logics for the operation of the KALIMER-600 with a supercritical $CO_2$ Brayton cycle after further studies of analyzing various operational events.

페어링 암호 연산을 위한 $F_{3^m}$에서의 효율적인 세제곱근 연산 방법 (Efficient Formulas for Cube roots in $F_{3^m}$ for Pairing Cryptography)

  • 조영인;장남수;김창한;박영호;홍석희
    • 정보보호학회논문지
    • /
    • 제21권2호
    • /
    • pp.3-11
    • /
    • 2011
  • $F_{3^m}$에서의 Tate 페어링 또는 ${\eta}_T$ 페어링 알고리즘 계산을 위하여 효율적인 세제곱근 계산은 매우 중요하다. $x^{1/3}$의 다항식 표현 중 0이 아닌 계수들의 개수를 $x^{1/3}$의 헤밍웨이트라 할 때, 이 헤밍웨이트가 세제곱근 연산의 효율성을 결정하게 된다. O. Ahmadi 등은 $f(x)=x^m+ax^k+b$ (a, $b{\in}F_3$)가 $F_3[x]$의 삼항 기약다항식이라 할 때, $F_{3^m}=F_3[x]/(f)$을 생성하는 모든 삼항 기약다항식에 대하여 $x^{1/3}$의 헤밍웨이트를 계산하였다. 본 논문에서는 Shifted Polynomial Basis(SPB)가 기존의 결과보다 $x^{1/3}$의 헤밍웨이트를 낮출 수 있음을 보이며, 모듈로 감산 연산이 필요 없는 가장 적합한 SPB를 제공한다.

병목공정 자원할당 방식에 따른 강교 제작공장 생산성 차이 분석 (Analysis of Productivity Differences in Steel Bridge Manufacturing Plants According to Resource Allocation Methods for the Bottleneck)

  • 이재일;정은지;정근채
    • 한국건설관리학회논문집
    • /
    • 제24권2호
    • /
    • pp.37-49
    • /
    • 2023
  • 본 연구에서는 제조업 분야에서 보편적으로 활용되어 온 제약이론을 바탕으로 강교 제작공장의 생산성을 향상시키기 위한 자원할당 방법론을 제안한다. 이를 위해 도장 공정을 병목공정으로 정의한 후, 공정 전용 자원할당(OSRA), 제품 전용 자원할당(PSRA), 범용 자원할당(GRA) 등 3가지의 자원할당 방법론을 개발하였다. 강교 공급사슬 시뮬레이션 모델을 활용한 성능평가 실험 결과, GRA 방법론이 재공재고수(NWIP)와 대기시간(WT) 측면에서 가장 우수한 성능을 보였다. 특히, 강교 제작공장의 부하와 부하 변동성이 증가할수록 다른 두 전용 자원할당 방식과의 성능 격차는 더욱 커졌다. 평균적으로 GRA는 NWIP과 WT를 OSRA 대비 36.2%, 34.6%, PSRA 대비 71.0%, 70.4% 감소시켰다. 재공재고수와 대기시간의 감소는 병목현상의 완화를 의미하며, 이는 결국 강교 제작공장의 생산성이 향상되었음을 의미한다.

Montgomery Multiplier with Very Regular Behavior

  • Yoo-Jin Baek
    • International Journal of Internet, Broadcasting and Communication
    • /
    • 제16권1호
    • /
    • pp.17-28
    • /
    • 2024
  • As listed as one of the most important requirements for Post-Quantum Cryptography standardization process by National Institute of Standards and Technology, the resistance to various side-channel attacks is considered very critical in deploying cryptosystems in practice. In fact, cryptosystems can easily be broken by side-channel attacks, even though they are considered to be secure in the mathematical point of view. The timing attack(TA) and the simple power analysis attack(SPA) are such side-channel attack methods which can reveal sensitive information by analyzing the timing behavior or the power consumption pattern of cryptographic operations. Thus, appropriate measures against such attacks must carefully be considered in the early stage of cryptosystem's implementation process. The Montgomery multiplier is a commonly used and classical gadget in implementing big-number-based cryptosystems including RSA and ECC. And, as recently proposed as an alternative of building blocks for implementing post quantum cryptography such as lattice-based cryptography, the big-number multiplier including the Montgomery multiplier still plays a role in modern cryptography. However, in spite of its effectiveness and wide-adoption, the multiplier is known to be vulnerable to TA and SPA. And this paper proposes a new countermeasure for the Montgomery multiplier against TA and SPA. Briefly speaking, the new measure first represents a multiplication operand without 0 digits, so the resulting multiplication operation behaves in a very regular manner. Also, the new algorithm removes the extra final reduction (which is intrinsic to the modular multiplication) to make the resulting multiplier more timing-independent. Consequently, the resulting multiplier operates in constant time so that it totally removes any TA and SPA vulnerabilities. Since the proposed method can process multi bits at a time, implementers can also trade-off the performance with the resource usage to get desirable implementation characteristics.