• 대한화학회지
• /
• 제41권5호
• /
• pp.223-233
• /
• 1997

초고진공조에서 산소 분압, $1{\times}10^{-6}$ Torr, 하에서 Ti 금속을 Mo(100)에 증발시킴으로써 $TiO_2$ 초박막을 성장시켰다. Ti 금속을 Mo(100) 표면에 증착시킨 시간에 따른 오재(Auger) 봉우리의 크기 변화율을 조사함으로써 Ti 금속의 증발 속도를 알아내고, 그것을 이용하여 $TiO_2$ 박막 성장시 박막의 두께를 조절하였다. 30 ML, 5 ML, 1.6 ML 두께의 $TiO_2$ 박막을 만들어 박막의 성장메카니즘, 박막의 화학적 조성, 박막의 표면 구조를 연구하였다. 박막의 성장 메커니즘은 층별 성장에 가까운 성장 방식인 것으로 설명할 수 있다. 박막의 화학적 조성은 본체 $TiO_2$ 와 동일하였다. 박막의 표면은 (001) 평면이며, 고온 1200 K에서 비가역적으로 부면화(faceging)한다. 박막으로부터 관찰된 저에너지 전자회절 무늬는 $TiO_2$ (001) 표면이 {011} 평면을 가진 부면을 형성하고 각 부면이 다시 $TiO_2$ (001) 평면에 대하여 $(2\sqrt2{\times}\sqrt2)R45^{\circ}$로 재건축한다는 것으로 설명될 수 있다. 박막은 1300 K의 고온에서 얼마간 열적 불안정성을 보인다. $Ar^+$ 이온으로 스퍼터링한 $TiO_2$ 박막에 대하여 XPS를 이용하여 역시 알아보았다.

• 한국표면공학회지
• /
• 제37권1호
• /
• pp.1-4
• /
• 2004

MoS$_2$-Ti films were deposited on SKD-11 tool steel substrate by a D.C. magnetron sputtering system. The influence of deposition parameters on the adhesion of the films was investigated by the scratch test. Crosssection morphology was evaluated using FE-SEM. The plasma etching played an important role on the adhesion of the films. The appropriate etching conditions roughened the surface, resulting In the improved adhesion of the film. The adhesion of the film increased with the interlayer thickness up to 110 nm and then decreased slightly with further increasing of interlayer thickness. The adhesion was highest at a bias voltage of -50 V. Further increase of the bias voltage decreased the film adhesion.

• 한국표면공학회지
• /
• 제39권6호
• /
• pp.263-267
• /
• 2006

As technology advances, there is a demand for development of hard solid lubricant coating. (Ti, Cr, Zr)N-$MoS_2$ films were deposited on AISI H13 tool steel substrate by co-deposition of $MoS_2$ with (Ti, Cr, Zr)N using a D.C. magnetron sputtering process. The influence of the $N_2Ar$ gas ratio, the amount of $MoS_2$ in the films and the bias voltage on the mechanical and structural properties of the films were investigated. The highest hardness level was observed at the $N_2/Ar$ gas ratio of 0.3. Hardness of the films did not change much with the increase of the $MoS_2$ content in the films. As the substrate bias potential was increased, hardness level of the film reached maximum at -150 V. Surface morphology of these films indicated that high hardness was attributed to the fine dome structure.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 춘계학술발표대회
• /
• pp.60.2-60.2
• /
• 2011

본 연구에서는 Indium-free 및 gallium-free 기반의 산화물 TFT를 제작하기 위해 n-type $TiO_2$ 반도체 기반의 thin film transistor ($Mo/TiO_{2-x}/SiO_2/p+\;+Si$)를 oxygen deficient black $TiO_{2-x}$ 타겟을 이용하여 DC magnetron sputtering 공법으로 제작하고 그 특성을 분석하였다. DC magnetron sputtering 공법으로 성막된 $TiO_{2-x}$ semiconductor의 전기적, 광학적, 화학적 결합 에너지 및 구조적 특성 분석을 위해 semiconductor parameter analyzer (Aglient 4156-C), UV/Vis spectrometer, X-ray Photoelectron Spectroscopy, Transmission Electron Microscopy를 각각 이용하여 분석하였으며 이를 RTA 전/후 특성 비교를 통하여 관찰하였다. $TiO_{2-x}$ TFT의 소자 특성은 RTA 열처리 전/후 전형적인 insulator 특성에서 semiconductor 특성으로 변화되는 것을 관찰할 수 있었으며, 최적화된 열처리 공정에서 filed effect mobility 0.69 $cm^2$/Vs, on to off current ratio $2.04{\times}10^7$, sub-threshold swing 2.45 V/decade와 Vth 10.45 V를 확보할 수 있었다. 또한 RTA 열처리 후 밴드갭이 3.25에서 3.41로 확장되는 특성을 나타내었다. 특히 RTA 열처리 후 stoichiometric $TiO_2$ 상태와는 다른 $Ti^{2+}$, $Ti^{3+}$, $Ti^{4+}$ 등의 다양한 oxidation states가 관찰되었으며 이러한 oxidation states를 $TiO_{2-x}$ 박막에서의 oxygen deficient 상태와 연관시킴으로써 oxygen vacancy의 n-type dopant로의 거동을 확인하였다. $TiO_2$ 채널 기반의 TFT 특성을 통하여서 indium free 또는 gallium free 산화물 채널로써의 가능성을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.163-163
• /
• 1999

MOSFET, MESFET 그리고 MODFET는 Logic ULSIs, high speed ICs, RF MMICs 등에서 중요한 역할을 하고 있으며, 그것의 gate electrode, contact, interconnect 등의 물질로는 refractory metal을 이용한 CoSi2, MoSi2, TaSi2, PtSi2, TiSi2 등의 효과를 얻어내고 있다. 그중 TiSi2는 비저항이 가장 낮고, 열적 안정도가 좋으며 SAG process가 가능하므로 simpler alignment process, higher transconductance, lower source resistance 등의 장점을 동시에 만족시키고 있다. 최근 소자차원이 scale down 됨에 따라 TiSi2의 silicidation 과정에서 C49 TiSi2 phase(high resistivity, thermally unstable phase, larger grain size, base centered orthorhombic structure)의 출현과 그것을 제거하기 위한 노력이 큰 issue로 떠오르고 있다. 여러 연구 결과에 따르면 PAI(Pre-amorphization zimplantation), HTS(High Temperature Sputtering) process, Mo(Molybedenum) implasntation 등이 C49를 bypass시키고 C54 TiSi2 phase(lowest resistivity, thermally stable phase, smaller grain size, face centered orthorhombic structure)로의 transformation temperature를 줄일 수 있는 가장 효과적인 방법으로 제안되고 있지만, 아직 그 문제가 완전히 해결되지 않은 상태이며 C54 nucleation에 대한 physical mechanism을 밝히진 못하고 있다. 본 연구에서는 증착 시 기판온도의 변화(400~75$0^{\circ}C$)에 따라 silicon 위에 DC/RF magnetron sputtering 방식으로 Ti/Si film을 각각 제작하였다. 제작된 시료는 N2 분위기에서 30~120초 동안 500~85$0^{\circ}C$의 온도변화에 따라 RTA법으로 각각 one step annealing 하였다. 또한 Al을 cosputtering함으로써 Al impurity의 존재에 따른 영향을 동시에 고려해 보았다. 제작된 시료의 분석을 위해 phase transformation을 XRD로, microstructure를 TEM으로, surface topography는 SEM으로, surface microroughness는 AFM으로 측정하였으며 sheet resistance는 4-point probe로 측정하였다. 분석된 결과를 보면, 고온에서 제작된 박막에서의 C54 phase transformation temperature가 감소하는 것이 관측되었으며, Al impuritydmlwhswork 낮은온도에서의 C54 TiSi2 형성을 돕는다는 것을 알 수 있었다. 본 연구에서는 결론적으로, 고온에서 증착된 박막으로부터 열적으로 안정된 phase의 낮은 resistivity를 갖는 C54 TiSi2 형성을 보다 낮은 온도에서 one-step RTA를 통해 얻을 수 있다는 결과와 Al impurity가 존재함으로써 얻어지는 thermal budget의 효과, 그리고 그로부터 기대할 수 있는 여러 장점들을 보고하고자 한다.

• 한국전기전자재료학회논문지
• /
• 제36권6호
• /
• pp.588-593
• /
• 2023

The advantage of OTFT technology is that large-area circuits can be manufactured on flexible substrates using a low-cost solution process such as inkjet printing. Compared to silicon-based inorganic semiconductor processes, the process temperature is lower and the process time is shorter, so it can be widely applied to fields that do not require high electron mobility. Materials that have utility as electrode materials include carbon that can be solution-processed, transparent carbon thin films, and metallic nanoparticles, etc. are being studied. Recently, a technology has been developed to facilitate charge injection by coating the surface of the Al electrode with solution-processable titanium oxide (TiOx), which can greatly improve the performance of OTFT. In order to commercialize OTFT technology, an appropriate method is to use a complementary circuit with excellent reliability and stability. For this, insulators and channel semiconductors using organic materials must have stability in the air. In this study, carbon-doped Mo (MoC) thin films were fabricated with different graphite target power densities via unbalanced magnetron sputtering (UBM). The influence of graphite target power density on the structural, surface area, physical, and electrical properties of MoC films was investigated. MoC thin films deposited by the unbalanced magnetron sputtering method exhibited a smooth and uniform surface. However, as the graphite target power density increased, the rms surface roughness of the MoC film increased, and the hardness and elastic modulus of the MoC thin film increased. Additionally, as the graphite target power density increased, the resistivity value of the MoC film increased. In the performance of an organic thin film transistor using a MoC gate electrode, the carrier mobility, threshold voltage, and drain current on/off ratio (I_on/I_off) showed 0.15 cm²/V·s, -5.6 V, and 7.5×10⁴, respectively.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.543-543
• /
• 2013

Thin-film transistors (TFTs) based on oxide semiconductors have been regarded as promising alternatives for conventional amorphous and polycrystalline silicon TFTs. Oxide TFTs have several advantages, such as low temperature processing, transparency and high field-effect mobility. Lots of oxide semiconductors for example ZnO, SnO2, In2O3, InZnO, ZnSnO, and InGaZnO etc. have been researched. Particularly, zinc-tin oxide (ZTO) is suitable for channel layer of oxide TFTs having a high mobility that Sn in ZTO can improve the carrier transport by overlapping orbital. However, some issues related to the ZTO TFT electrical performance still remain to be resolved, such as obtaining good electrical contact between source/drain (S/D) electrodes and active channel layer. In this study, the bottom-gate type ZTO TFTs with staggered structure were prepared. Thin films of ZTO (40 nm thick) were deposited by DC magnetron sputtering and performed at room temperature in an Ar atmosphere with an oxygen partial pressure of 10%. After annealing the thin films of ZTO at $400^{\circ}C$ or an hour, Cu, Mo, ITO and Ti electrodes were used for the S/D electrodes. Cu, Mo, ITO and Ti (200 nm thick) were also deposited by DC magnetron sputtering at room temperature. The channel layer and S/D electrodes were defined using a lift-off process which resulted in a fixed width W of 100 ${\mu}m$ and channel length L varied from 10 to 50 ${\mu}m$. The TFT source/drain series resistance, the intrinsic mobility (${\mu}i$), and intrinsic threshold voltage (Vi) were extracted by transmission line method (TLM) using a series of TFTs with different channel lengths. And the performances of ZTO TFTs were measured by using HP 4145B semiconductor analyzer. The results showed that the Cu S/D electrodes had a high intrinsic field effect mobility and a low effective contact resistance compared to other electrodes such as Mo, ITO and Ti.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 추계학술대회 논문집
• /
• pp.199-200
• /
• 2007

본 논문에서는 $SiO_2$ Gate 유전체를 대체할 재료의 하나인 $TiO_2$, Gate 유전체의 기판 증착 온도에 따른 특성을 알아보고자 한다. 디바이스의 고집적화가 높아짐에 따라 얇은 두께의 Gate 유전체의 절대적인 필요에 따라 두께를 최소화하면서 유전율은 높아 전기적 특성이 우수한 소재를 찾게 되었다. 본 논문의 실험에서는 비휘발성 메모리 소자 제작시 Gate Blocking Layer 적용을 위해 High-k 물질인 $TiO_2$, 박막 증착 실험을 하였고, APCVD 방법을 사용하여 성장하였다. 증착 온도에 따른 I-V 특성을 분석하고 그에 따른 소자의 물리적 구조를 SEM을 통해 확인하면서 소자 제작시 최적의 온도를 찾고자 하였다.

• 한국진공학회지
• /
• 제4권S1호
• /
• pp.145-150
• /
• 1995

PZT thin films were fabricated on Pt/Ti/SiO2/Si substrates at $500^{\circ}C$ by ECR-PECVD for the application to the charge storage capacitor of ULSI DRAMs. Perovskite single phase PZT films were obtained by controling the film compositional ratio Pb/(Zr+Ti) close to 1. The anion concentrations in the PZT films were successfully controlled by adjusting the flow rates of each MO sources. Capacitance of a typical 94 nm thick PZT film prepared at $500^{\circ}C$ in this work was about 5.3 uF/$\textrm{cm}^2$, which corresponds to the equivalent SiO2 thickness of 0.65nm.

• 대한전자공학회논문지SD
• /
• 제38권5호
• /
• pp.313-322
• /
• 2001

비휘발성 메모리 소자로의 응용의 관점에서, sol-gel 방법으로 La 을 10mo1% 로 고정시킨 PLZT (10/y/z) 박막을 제작하여 Zr/Ti 조성비에 따른 구조적 및 전기적 특성을 조사하였다. PLZT(10/40/60) 박막은 로제트와 파이로클로르 상이 관찰되었으며, Zr/Ti 조성비에서 Ti 함유량이 증가함에 따라, (100) 배향성, 결정립 크기와 표면 거칠기는 증가되었다. 또한 Zr/Ti 조성비에서 Ti 함유량이 증가함에 따라, 10㎑ 에서 비유전율은 600 에서 400 으로 감소된 반면, 유전손실은 0.028 에서 0.053 로 증가되었으며, 170 ㎸/cm 에서 누설전류밀도는 1.64×10/sup -6/ 에서 1.26×10/sup -7/A/㎠ 으로 감소되었다. 그리고 ± 170㎸/㎝ 에서 측정한 PLZT 박막의 이력곡선을 측정한 결과, Zr/Ti 조성비가 40/60 에서 0/100 로 변화함에 따라 PLZT 박막의 잔류분극과 항전계는 6.62 에서 12.86 μC/cm2, 32.15 에서 56.45㎸/㎝ 로 각각 증가되었으며, 피로와 retention 특성 역시 개선되었다. PLZT 박막에 ±5V 의 사각펄스를 10/sup 9/ 회 인가하여 피로특성을 측정한 결과, PLZT(10/40/60) 박막의 잔류분극은 초기분극값으로부터 50% 감소된 반면, PLZT(10/0/100) 박막은 30% 감소되었다. 또, 10/sup 5/ 초의 retention 결과에서 PLZT(10/0/100) 박막은 초기분극값에서 오직 11% 만이 감소된 반면, PLZT(10/40/60) 박막은 40% 감소되었다.