• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 I
• /
• pp.489-492
• /
• 2003

본 논문은 기존 IPSec(internet protocol security) 하드웨어의 고정된 인터페이스 방식을 개선한 동적 인터페이스 방식의 IPSec 을 구현하기 위하여 범용 인터페이스 메모리 컨트롤러를 제안하고 있다. 범용 컨트롤러는 다양한 플랫폼 상의 외부 인터페이스와 내부 암호화 모듈 간 데이터 폭 차이를 상쇄하여 다양한 환경 하에서 구동이 가능한 하드웨어 인터페이스를 제공할 수 있을 것이다.

• 전자공학회논문지
• /
• 제50권5호
• /
• pp.83-93
• /
• 2013

최근 영상처리 응용의 일환으로 객체 추적 시스템에 많이 활용되는 SURF 알고리즘의 경우 영상의 회전 및 크기 변화에 강인한 특이점을 추출한다는 특징이 있지만 연산이 복잡하고 연산량이 많아 임베디드 환경에서 IP로 사용되기 위해서는 하드웨어 가속기 개발이 필수적이다. 하지만 이 때 요구되는 내부 메모리 사이즈가 매우 크기 때문에 ASIC이나 SoC 시스템으로 개발 할 때 칩 회로 사이즈가 커서 IP의 가치를 떨어뜨리게 된다. 본 논문에서는 하드웨어 가속기 개발 시 회로면적에 효율적인 설계를 위해 내부 블록메모리 사용량을 줄이고 외부 메모리와 DMA를 사용하여 세분화된 Sub-IP 구조로 설계하는 것에 대해 연구하고 간단한 객체 추적 알고리즘을 개발하여 그 결과를 적용하였다. ARM Cortex-M0, AHB-lite, APB, DMA, SDRAM Controller로 구성된 시스템 환경에서 실험 결과 VGA(640x480)영상에서 SURF 알고리즘의 처리속도는 약 31frame/sec, 블록 메모리의 크기는 81Kbytes, 30nm 공정에서 회로의 크기는 약 74만 게이트 크기로 SoC 칩의 하드웨어 IP로 활용이 가능하였다. SURF와 비슷한 영상처리 알고리즘에서도 본 논문에서 제안하는 설계방법을 적용하면 타겟 어플리케이션에 효율적인 하드웨어 설계를 할 수 있을 것으로 기대된다.

• 대한전자공학회논문지SD
• /
• 제45권8호
• /
• pp.54-60
• /
• 2008

버스 아키텍처는 통신 전송을 만드는 마스터, 전송을 응답받는 슬레이브, 마스터를 선택하는 아비터, 그리고 버스를 연결해 주는 브리지 등으로 구성되어 있다. 이것은 최근에 좀 더 복잡해지고 있으며, 다중버스 아키텍처로 발전하고 있다. 본 논문에서는 여러 다중 shared bus 구조에 대해 논의해 보고 브리지의 레이턴시를 줄이기 위해서 메모리 셀렉터를 도입한 구조를 제안하였다. 마지막으로 이 버스구조에 DMA 마스터를 사용하는 LCD 컨트롤러를 집적하였으며, RTL 시뮬레이션과 FPGA 보드 테스트를 통하여 검증하였다. ModelSim 툴을 이용한 타이밍 시뮬레이션에서 DMA, LCD 라인버퍼, SDRAM 컨트롤러 등이 정상적으로 동작되었으며, LCD 패널이 장착된 실제 FPGA 보드에서 LCD 이미지를 확인하였다.

• 조명전기설비학회논문지
• /
• 제20권10호
• /
• pp.126-134
• /
• 2006

본 논문에서는 배전설비 중 주상 변압기에 설치되어 운전되는 기존의 각종 제어설비를 무선 네트워크를 경유하여 제어하도록 하는 임베디드 무선랜 제어기술에 대하여 기술한다. 임베디드 무선랜 제어기는 Prism 2.5 칩셋을 포함한 PCMCIA 타입의 무선랜 네트워크 카드와 8비트 마이크로프로세서 Atmega128을 중요 구성요소로 이루어져 있다. 네트워크를 통한 제어를 위하여 임베디드 무선랜 제어기에는 IP, TCP, UDP, ICMP 같은 TCP/IP 스택과 기존 제어기를 인터페이스 하기 위한 Telnet, X/Z 모뎀의 개발내용을 포함된다. TCP/IP 네트워크와 모뎀을 통한 직렬 통신 사이의 데이터 구조와 흐름제어 차이에 대한 해결 방법과 램(RAM)사용량을 최소화하기 위한 알고리즘을 제안한다. 끝으로 개발된 프로토콜들의 동작을 측정하기 위하여 $DU^{(R)},\;CommViewFi^{(R)}$ 등이 사용된다. 개발결과 3,381 바이트 램(RAM)만을 사용하여 호스트 간에 상호 호환성을 잃지 않고 임베디드 무선랜 제어기가 동작된다.

• 한국통신학회논문지
• /
• 제28권4B호
• /
• pp.298-305
• /
• 2003

본 논문에서는 ATM 기반 레이블 에지 라우터의 IP 패킷 포워딩 엔진을 위한 고성능 룩업 제어기를 제안하였다. 제안한 룩업 제어기는 IP 패킷에 대한 Best Effort 서비스 뿐만 아니라 MPLS(Multiprotocol Label Switching), VPN(Virtual Private Network), ELL(Emulated Leased Line), RT(Real Time) 서비스 등의 차별화된 서비스들을 제공할 수 있도록 설계하였다. 고속의 IP 주소 검색을 위하여 소프트웨어 기반의 알고리즘 방식을 사용하지 않고 TCAM(Ternary Content Addressable Memory) 기반의 하드웨어 방식을 적용하였으며, IP 패킷 헤더 처리 및 룩업 제어 기능을 고속으로 수행하기 위하여 룩업 제어 기능을 FPGA(Field Programmable Gate Array)로 구현하였다. 룩업 제어기는 사용자의 차별화된 다양한 요구를 수용할 수 있으며, 성능 향상을 위하여 파이프라인 기법으로 처리되도록 설계하였다. 또한 패킷 헤더의 여러 영역을 조합한 비교키에 대한 룩업 기능을 수행하기 위하여 2단계 검색 메카니즘을 가지며, 시뮬레이션을 통하여 제안한 룩업 제어기는 약 16Mpps의 성능을 보였다.

• 정보처리학회논문지A
• /
• 제12A권3호
• /
• pp.205-214
• /
• 2005

플래시 메모리가 개인 정보 도구, 유비쿼터스 컴퓨팅 환경, 모바일 제품, 가전 제품 등에 급속한 속도로 활용되고 있다. 플래시 메모리는, 이러한 환경에 저장매체로서 사용되기에 적합한 성질들 - 즉 저전력, 비휘발성, 고성능, 물리적인 안정성, 그리고 휴대성 등 - 을 갖고 있다. 그런데 하드디스크와 달리, 이미 데이터가 기록된 블록에 대해 덮어쓰기가 되지 않는다는 약점을 갖고 있다. 덮어쓰기를 위해서는 해당 블록을 지우고 쓰기 작업을 수행해야 한다. 이와 같은 성질은 플래시 메모리의 쓰기 성능을 매우 저하시킬 수 있다. 이와 같은 문제점을 해결하기 위해 플래시 메모리에는 FTL(Flash Translation Layer)라는 시스템 소프트웨어 모듈을 갖고 있다. 현재까지 많은 FTL 기법들이 제안되었는데, 그 중에서 대표적인 기법으로 로그블록 기법이 있다. 이 기법은 한정된 수의 로그블록을 쓰기 버퍼로 이용함으로써 쓰기에 따른 소거 연산을 줄임으로써 성능을 높인다. 그런데 이 기법은 로그블록의 활용률이 낮다는 것이 단점이다. 이러한 단점은 각 로그블록에 쓰여질 수 있는 섹터들이 블록 단위로 연관(Block Associative Sector Translation - BAST)되기 때문이다. 본 논문에서는 한정된 수의 로그블록들의 활용률을 높이기 위해 임의쓰기(random overwrite) 패턴을 보이는 섹터들을 전체 로그블록들에 완전 연관(Fully Associative Sector Translation - FAST)시킴으로써 활용률을 높이는 FAST 기법을 제안한다. 본 논문의 기여사항을 다음과 같다. 1) BAST 기법의 단점과 그 이유를 밝히고, 2) FAST 기법의 동기, 기본 개념, 그리고 동작원리를 설명하고, 3) 성능평가를 통해 FAST 기법의 우수성을 보인다.

• 마이크로전자및패키징학회지
• /
• 제17권4호
• /
• pp.73-76
• /
• 2010

A two-facet approach was used to investigate the parametric performance of functional high-speed DDR3 (Double Data Rate) DRAM (Dynamic Random Access Memory) die placed in different types of BGA (Ball Grid Array) packages: wire-bonded BGA (FBGA, Fine Ball Grid Array), flip-chip (FCBGA) and lead-bonded $microBGA^{(R)}$. In the first section, packaged live DDR3 die were tested using automatic test equipment using high-resolution shmoo plots. It was found that the best timing and voltage margin was obtained using the lead-bonded microBGA, followed by the wire-bonded FBGA with the FCBGA exhibiting the worst performance of the three types tested. In particular the flip-chip packaged devices exhibited reduced operating voltage margin. In the second part of this work a test system was designed and constructed to mimic the electrical environment of the data bus in a PC's CPU-Memory subsystem that used a single DIMM (Dual In Line Memory Module) socket in point-to-point and point-to-two-point configurations. The emulation system was used to examine signal integrity for system-level operation at speeds in excess of 6 Gb/pin/sec in order to assess the frequency extensibility of the signal-carrying path of the microBGA considered for future high-speed DRAM packaging. The analyzed signal path was driven from either end of the data bus by a GaAs laser driver capable of operation beyond 10 GHz. Eye diagrams were measured using a high speed sampling oscilloscope with a pulse generator providing a pseudo-random bit sequence stimulus for the laser drivers. The memory controller was emulated using a circuit implemented on a BGA interposer employing the laser driver while the active DRAM was modeled using the same type of laser driver mounted to the DIMM module. A custom silicon loading die was designed and fabricated and placed into the microBGA packages that were attached to an instrumented DIMM module. It was found that 6.6 Gb/sec/pin operation appears feasible in both point to point and point to two point configurations when the input capacitance is limited to 2pF.

• 대한전자공학회논문지SD
• /
• 제40권5호
• /
• pp.369-378
• /
• 2003

본논문은 ATM/AAL 처리를 위한 재조립 처리기으 설계 및 VLSI 구현에 대하여 기술한다. ATM/AAL 재조립 처리기는 물리계층으로부터 수신된 ATM셀을 처리하는 장치로서 AAL5 패킷의 유료부하를 호스트의 메모리에 정렬하고 이를 전송하며 망 관련 정보와 패킷의 오류 사항을 점검한다. ATM 셀매칭 알고리즘과 지능형 분산 방식의 개념을 적용하여 여러 개의 채널을 동시에 운영할 때 시간 지연 없이 처리할 수 있도록 설계하였다. 셀매칭 알고리즘은 ATM의 헤더로부터 해당정보의 위치를 신속하게 찾을 수 있도록 해쉬함수를 이용하여 구현되었고 이로써 VCI/VPI 값의 할당에 있어서 시간상의 제약을 완화하였으며 지능형 분산 방식과 DMA를 이용하여 메모리의 낭비를 최소화하면서 데이터를 호스트 쪽으로 25Mbps의 속도로 전송이 가능하도록 하였다. 상용시스템과 통신을 수행하여 칩의 정확한 동작과 CRC, 오류 점검 등의 동작을 점검하였다. 본 재조립 처릭는 0.6㎛ CMOS 공정을 통하여 제작되었다.

• Tribology and Lubricants
• /
• 제15권3호
• /
• pp.278-286
• /
• 1999

To predict the behavior of the intravascular micro active endoscope in the real human vascular system, a human mock circulation system was developed. The intravascular micro active endoscope which consists of micro active bending catheter and micro drug infusion catheter was driven in the velocity, Re number and temperature controlled flow. The three SMA (Shape Memory Alloy) zigzag type spring in the micro active bending catheter was heated by the electric current generated by PWM controller, and the shape memory effect made the actuator bend to any direction. The micro drug infusion catheter was driven through the inner hole of the micro active bending catheter. A mock circulation system is shaped from Ascending Arota to Femoral artery according to a human data (the data contains many vascular sizes and hydrographs of many control points). We developed a vascular model with glass and silicone tubes, and set the flow system with circulation parts, flow settling parts, and lots of valves. The heater and heat-controller was added to the How system to centre! the temperature of the How at 36.5$^{\circ}C$. The result showed that the developed intravascular micro active endoscope could be induced to any point in the vascular model.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 A
• /
• pp.211-214
• /
• 2003

현재 VOD 의 구현 방식은 PC기반을 이용하여 구현되고 있는데 이 VOD를 PC기반이 아닌 Embedded System으로 구현하는 연구를 수행하였다. 이 시스템의 OS는 WindowsCE.net을 이용하였으며, x86코어를 내장한 Sc1200(National사의 Geode제품군)을 CPU로 사용하였고, 메모리는 128 MByte SDRAM을 사용하였다. 그 외에 영상 데이터의 처리를 위하여 Mpeg Decoder를 사용하였고, Internet 망을 이용하기 위한 Ethernet Controller를 이용하였다. 그리고 소프트웨어를 저장하기 위한 저장메모리가 3가지 가 있는데, BIOS를 위한 Boot ROM과 WindowsCE Kernel을 저장하고 있는 Flash Memory, 그리고 나머지 기타 환경을 저장하기위한 Disk On Chip이 3가지가 저장메모리이다. 이 시스템의 영상출력부는 컴포지트(Composite), 컴포넌트(Com ponent), S-Video가 있으며 이들 중 1가지를 선택하여 TV에 연결하여 동작 되도록 하였다. 실제 구현은 시스템 개발에 필요한 BIOS, WinodwsCE.net Porting, DeviceDriver와 동작 확인에 필요한 간단한 Application 제작하였으며, 영상 Play는 WindowsCE.net에 포함되어있는 Window Media Player를 이용하였다. 따라서, 본 논문은 현재 PC에서 구현되고 있는 VOD 서비스의 단점들인 불필요한 마우스와 키보드 조작, PC와 TV의 연결 시 해상도 호환 문제등 을 보완하고자 Embedded System의 형태로 바꾸어 손쉽게 TV와 연결하여 사용할 수 있도록 구현하는데 의의가 있다고 할 수 있다.