• 제목/요약/키워드: Memory Device Manufacturing

검색결과 37건 처리시간 0.023초

A single slotted morphing flap based on SMA technology

  • Ameduri, Salvatore;Concilio, Antonio;Pecora, Rosario;Karagiannis, Dimitrios
    • Smart Structures and Systems
    • /
    • 제17권5호
    • /
    • pp.819-835
    • /
    • 2016
  • In this paper, the activities carried out within the EU funded Clean Sky Joint Technology Initiative (JTI GRA) Project and aimed at developing a morphing flap, are illustrated. The reference device is a regional aircraft single slotted flap, enhanced with deforming capabilities to obtain improved hyper-lift performance. The design started with the identification of the internal architecture, intended to allow camber variations. A concentrated-hinge architecture was selected, for its ability to fit different curvatures and for the possibility of easily realizing an "armadillo-like" configuration, then avoiding the use of a complicate deformable skin. The flap layout is made of segmented ribs, elastically hinged each other and span-wise connected by conventional spars. Relative rotations of the rib elements are forced by SMA structural actuators, i.e., cooperating in the external loads absorption. Super-elastic SMA are used to make up recovery elastic elements, necessary to regain the original shape after activation. These further elements in turn contribute to the overall flap rigidity. After assessing the hinge number and the size of the SMA active and passive elements, the advanced design phase was dealt with. It was aimed at solving manufacturing issues and producing the executive drawings. The realized demonstrator was finally tested in lab conditions to prove its functionality in terms of whether target shape actuation or attained shape preservation under loads. On the basis of the numerical results and the experimental outcomes, precious hints were obtained for further developments of the concept.

검색엔진에 노출된 IoT 장치의 보안 위협에 대한 연구 (A Study on the Security Threats of IoT Devices Exposed in Search Engine)

  • 한경호;이성호
    • 전기학회논문지
    • /
    • 제65권1호
    • /
    • pp.128-134
    • /
    • 2016
  • IoT devices including smart devices are connected with internet, thus they have security threats everytime. Particularly, IoT devices are composed of low performance MCU and small-capacity memory because they are miniaturized, so they are likely to be exposed to various security threats like DoS attacks. In addition, in case of IoT devices installed for a remote place, it's not easy for users to control continuously them and to install immediately security patch for them. For most of IoT devices connected directly with internet under user's intention, devices exposed to outside by setting IoT gateway, and devices exposed to outside by the DMZ function or Port Forwarding function of router, specific protocol for IoT services was used and the devices show a response when services about related protocol are required from outside. From internet search engine for IoT devices, IP addresses are inspected on the basis of protocol mainly used for IoT devices and then IP addresses showing a response are maintained as database, so that users can utilize related information. Specially, IoT devices using HTTP and HTTPS protocol, which are used at usual web server, are easily searched at usual search engines like Google as well as search engine for the sole IoT devices. Ill-intentioned attackers get the IP addresses of vulnerable devices from search engine and try to attack the devices. The purpose of this study is to find the problems arisen when HTTP, HTTPS, CoAP, SOAP, and RestFUL protocols used for IoT devices are detected by search engine and are maintained as database, and to seek the solution for the problems. In particular, when the user ID and password of IoT devices set by manufacturing factory are still same or the already known vulnerabilities of IoT devices are not patched, the dangerousness of the IoT devices and its related solution were found in this study.

디지털 프린팅을 위한 전도성 배선에 관한 연구 (Investigation of Conductive Pattern Line for Direct Digital Printing)

  • 김용식;서상훈;이로운;김태훈;박재찬;김태구;정경진;윤관수;박성준;정재우
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
    • /
    • pp.502-502
    • /
    • 2007
  • Current thin film process using memory device fabrication process use expensive processes such as manufacturing of photo mask, coating of photo resist, exposure, development, and etching. However, direct printing technology has the merits about simple and cost effective processes because inks are directly injective without mask. And also, this technology has the advantage about fabrication of fine pattern line on various substrates such as PCB, FCPB, glass, polymer and so on. In this work, we have fabricated the fine and thick metal pattern line for the electronic circuit board using metal ink contains Ag nano-particles. Metal lines are fabricated by two types of printing methods. One is a conventional printing method which is able to quick fabrication of fine pattern line, but has various difficulties about thick and high resolution DPI(Dot per Inch) pattern lines because of bulge and piling up phenomenon. Another(Second) methods is sequential printing method which has a various merits of fabrication for fine, thick and high resolution pattern lines without bulge. In this work, conductivities of metal pattern line are investigated with respect to printing methods and pattern thickness. As a result, conductivity of thick pattern is about several un.

  • PDF

탄소나노튜브 밀도를 고려한 CNTFET SRAM 디자인 방법에 관한 연구 (A Study on the Circuit Design Method of CNTFET SRAM Considering Carbon Nanotube Density)

  • 조근호
    • 전기전자학회논문지
    • /
    • 제25권3호
    • /
    • pp.473-478
    • /
    • 2021
  • CNTFET은 기존 반도체 소자의 성능을 약 13배 향상시킬 수 있어 큰 관심을 받아 왔지만, CNT를 일정하게 배치시키는 공정의 미성숙으로 인해 상용화에 어려움을 겪어 왔다. 이러한 어려움을 극복하기 위해, 그동안 알려진 CNTFET 공정상 한계를 고려한 회로 디자인 방법이 점점 높은 관심을 받고 있다. SRAM은 마이크로프로세서를 구성하는 주요 요소로서 캐시 메모리 안에 규칙적으로 그리고 반복적으로 배치되어 있어, SRAM 안의 CNT는 다른 회로 블록에 비해 보다 쉽게 그리고 고밀도로 배치될 수 있는 장점이 있다. 이러한 장점을 활용하기 위해, 본 논문에서는 CNT 밀도를 고려한 SRAM 셀의 회로 디자인 방법을 소개하고 그 성능 향상 정도를 HSPICE 시뮬레이션으로 검토하고자 한다. 시뮬레이션 결과, SRAM에 CNTFET을 적용할 경우, gate width를 약 1.7배 줄일 수 있음을 발견하였으며, 동일한 gate width에서 CNT 밀도를 높였을 경우, 읽기 속도 또한 약 2배 정도 향상될 수 있음을 알 수 있었다.

관심 문자열 인식 기술을 이용한 가스계량기 자동 검침 시스템 (Automatic gasometer reading system using selective optical character recognition)

  • 이교혁;김태연;김우주
    • 지능정보연구
    • /
    • 제26권2호
    • /
    • pp.1-25
    • /
    • 2020
  • 본 연구에서는 모바일 기기를 이용하여 획득한 가스계량기 사진을 서버로 전송하고, 이를 분석하여 가스 사용량 및 계량기 기물 번호를 인식함으로써 가스 사용량에 대한 과금을 자동으로 처리할 수 있는 응용 시스템 구조를 제안하고자 한다. 모바일 기기는 일반인들이 사용하는 스마트 폰에 준하는 기기를 사용하였으며, 획득한 이미지는 가스 공급사의 사설 LTE 망을 통해 서버로 전송된다. 서버에서는 전송받은 이미지를 분석하여 가스계량기 기물 번호 및 가스 사용량 정보를 추출하고, 사설 LTE 망을 통해 분석 결과를 모바일 기기로 회신한다. 일반적으로 이미지 내에는 많은 종류의 문자 정보가 포함되어 있으나, 본 연구의 응용분야인 가스계량기 자동 검침과 같이 많은 종류의 문자 정보 중 특정 형태의 문자 정보만이 유용한 분야가 존재한다. 본 연구의 응용분야 적용을 위해서는 가스계량기 사진 내의 많은 문자 정보 중에서 관심 대상인 기물 번호 및 가스 사용량 정보만을 선별적으로 검출하고 인식하는 관심 문자열 인식 기술이 필요하다. 관심 문자열 인식을 위해 CNN (Convolutional Neural Network) 심층 신경망 기반의 객체 검출 기술을 적용하여 이미지 내에서 가스 사용량 및 계량기 기물번호의 영역 정보를 추출하고, 추출된 문자열 영역 각각에 CRNN (Convolutional Recurrent Neural Network) 심층 신경망 기술을 적용하여 문자열 전체를 한 번에 인식하였다. 본 연구에서 제안하는 관심문자열 기술 구조는 총 3개의 심층 신경망으로 구성되어 있다. 첫 번째는 관심 문자열 영역을 검출하는 합성곱신경망이고, 두 번째는 관심 문자열 영역 내의 문자열 인식을 위해 영역 내의 이미지를 세로 열 별로 특징 추출하는 합성곱 신경망이며, 마지막 세 번째는 세로 열 별로 추출된 특징 벡터 나열을 문자열로 변환하는 시계열 분석 신경망이다. 관심 문자열은 12자리 기물번호 및 4 ~ 5 자리 사용량이며, 인식 정확도는 각각 0.960, 0.864 이다. 전체 시스템은 Amazon Web Service 에서 제공하는 클라우드 환경에서 구현하였으며 인텔 제온 E5-2686 v4 CPU 및 Nvidia TESLA V100 GPU를 사용하였다. 1일 70만 건의 검침 요청을 고속 병렬 처리하기 위해 마스터-슬레이브 처리 구조를 채용하였다. 마스터 프로세스는 CPU 에서 구동되며, 모바일 기기로 부터의 검침 요청을 입력 큐에 저장한다. 슬레이브 프로세스는 문자열 인식을 수행하는 심층 신경망으로써, GPU에서 구동된다. 슬레이브 프로세스는 입력 큐에 저장된 이미지를 기물번호 문자열, 기물번호 위치, 사용량 문자열, 사용량 위치 등으로 변환하여 출력 큐에 저장한다. 마스터 프로세스는 출력 큐에 저장된 검침 정보를 모바일 기기로 전달한다.

바이오 상변화 Template 위한 전극기판 개발 (Developing the Electrode Board for Bio Phase Change Template)

  • 리학철;윤중림;이동복;김수경;김기범;박영준
    • Korean Chemical Engineering Research
    • /
    • 제47권6호
    • /
    • pp.715-719
    • /
    • 2009
  • 본 연구에서는 DNA 정보를 상변화 물질의 전기저항 변화특성으로 검출할 수 있는 상변화 전극 기판을 개발하였다. 이를 위해 반도체 공정에서 사용하는 Al을 사용하여 전극 기판을 제작하였다. 하지만 주사전자현미경을 이용하여 Al 전극의 단면 상태를 확인해 본 결과 PETEOS(plasma enhanced tetraethyoxysilane) 내에서 보이드(void)가 발생하여 후속공정인 에치백과 세정공정 분위기에 과도하게 노출되어 심하게 손상되어 전극과 PETEOS 사이에 홀(hole)로 변형된다. 이 문제점을 해결하기 위하여 에치백 및 세정 공정을 진행하지 않으면서 $Ge_2Sb_2Te_5$(GST) 박막의 단차피복성(stepcoverage)을 좋게 할 수 있고, 열역학적으로 GST 박막과의 반응성을 고려했을 때 안정적이면서 비저항이 낮은 TiN 재료를 사용하여 상변화 전극 기판을 제작하였다. 주사전자현미경을 통하여 전극의 단면의 상태를 관찰하였으며 TiN 전극과 GST 박막이 정상적으로 연결되어 있는 것을 확인하였다. 또한 저항측정 장비를 사용하여 TiN 상변화 전극 기판 위에 증착된 GST의 비정질과 결정질의 저항을 측정하였고, GST의 비정질과 결정질저항의 차이는 약 1,000배 정도로 신호를 검출하는데 충분함을 확인하였다.

디지털 홀로그래피를 이용한 포토리소그래피 공정 제품 패터닝의 폭과 단차 측정 (Measurement of Width and Step-Height of Photolithographic Product Patterns by Using Digital Holography)

  • 신주엽;강성훈;마혜준;권익환;양승필;정현철;홍정기;김경석
    • 비파괴검사학회지
    • /
    • 제36권1호
    • /
    • pp.18-26
    • /
    • 2016
  • 반도체 산업은 우리나라 주력산업중 하나로 매년 꾸준한 성장세를 보이며 지속적인 성장을 하고 있다. 이러한 반도체 산업에서의 중요한 기술은 소자의 고 집적화이다. 이는 면적당 메모리 용량을 증가시키는 것으로 핵심역할을 하는 것이 바로 포토리소그래피 기술이다. 포토리소그래피란 마스크의 표면에 빛을 쬐어 생기는 그림자를 웨이퍼 상에 인쇄하는 기술이며 반도체 제조공정에서의 가장 중요한 공정이다. 이러한 공정을 통해 나온 패터닝을 분석 시에 폭과 단차의 균일성을 측정한다. 이에 따라 본 논문은 포토리소그래피 공정이 적용된 시험편 패터닝에 폭과 판 사이와의 단차를 투과형 디지털 홀로그래피를 구성하여 측정하고자 한다. 투과형 디지털 홀로그래피 간섭계를 구성하고 시험편에 임의의 9포인트를 설정하여 각 포인트를 측정하고 상용장비인 SEM (scanning electron microscopy)과 alpha step으로 측정한 결과와 비교하고자 한다. 투과형 디지털 홀로그래피는 측정시간이 타 기법에 비에 짧다는 장점과 배율렌즈를 사용하기 때문에 저 배율에서 고 배율로 변경하여 측정할 수 있는 장점을 가지고 있다. 실험 결과로부터 투과형 디지털 홀로그래피가 포토 리소그래피가 적용된 패터닝 측정에 유용한 기술임을 확인할 수 있었다.