• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.287.1-287.1
• /
• 2014

본 연구에서는 현재 디스플레이에서 가장 널리 이용되는 저온 polycrystalline silicon (poly-Si)의 결정화 방법에 따른 thin-film transistor (TFT)의 전기적 특성을 분석하였다. 분석에 이용된 결정화 방식은 Excimer Laser Annealing (ELA)와 Metal Induced Crystallization (MIC)이다. ELA와 MIC TFTs의 전기적 특성 측정을 통한 분석결과 ELA와 MIC poly-Si TFTs의 전기적 특성 [field-effect mobility (${\mu}_{FE}$), on/off current ratio ($I_{ON}/I_{OFF}$), sub-threshold swing (SS)]은 큰 차이는 없지만, ELA를 이용한 poly-Si TFT의 전기적 특성이 조금 우수하다. 하지만, MIC poly-Si TFT의 경우 threshold voltage ($V_{TH}$)가 0V에 보다 가까울 뿐만 아니라, 전기적 스트레스를 통한 신뢰성 확인 시 ELA poly-Si TFT보다 조금 더 안정적이다. 이는 ELA의 경우 좁은 면에 선형 레이저 빔으로 조사하면서 생기는 hill-lock의 영향으로 표면이 거칠고 균일하지 못하여 바이어스 인가시 생기는 문제이다. 또한 MIC는 금속 촉매를 이용해 결정립 경계를 확장하고 결정 크기를 키워 대면적화에 유리하다. Thermal Stress에서는 (from 293K to 373K) TFT에 점차 높은 온도를 가하자 MIC poly-Si TFT의 경우 off 상태에서 누설 전류 값이 증가하며 열에 민감한 반응을 보이는 것을 확인하였다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권1호
• /
• pp.87-90
• /
• 2007

VIATRON TECHNOLOGIES has developed an $\underline{A}$tmospheric $\underline{M}$etal $\underline{D}$oping (AMD) system which uniformly dopes metal species onto a substrate. The AMD system injects metal-organic vapor over substrate using an injection head with a scan motion. One of important application of this system is a metalinduced crystallization of amorphous Si for manufacturing AMOLED poly-Si panels. The AMD system with a use of Ni vapor source produces doping of trace amount of Ni onto amorphous Si, enabling uniform MIC crystallization. Also, the operation without vacuum condition offers advantages such as easy maintenance, low cost production, and large glass processes.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.264.1-264.1
• /
• 2014

현재 디스플레이에서 가장 널리 이용되는 ELA poly-Si TFT의 표면 거칠기 등으로 인한 대면적 문제를 해결하고자 연구 중인 MIC 방식의 ULG poly-Si TFT를 이용한 게이트-바이어스 스트레스에 따른 전기적 특성을 비교하고자 한다. Positive gate bias의 경우 20V의 게이트 전압과 -0.1V의 드레인 전압에서 10,000초 동안 비교 측정하였으며, 이때 ${\Delta}VTH$는 ELA poly-Si TFT가 143.6 mV, ULG poly-Si TFT가 28.8 mV였다. 또한 negative gate bias의 경우 -20 V의 게이트 전압과 -0.1 V의 드레인 전압에서 10,000초 동안 비교 측정하였으며, 이때 ${\Delta}VTH$는 ELA poly-Si TFT가 154.4 mV, ULG poly-Si TFT가 70.8 mV였다. 이는 게이트 절연막과 채널층 사이의 계면에서 높은 표면 거칠기로 인한 전계의 차이에 의해 더 많은 전하의 트랩에 기인한 것이다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제37회 하계학술대회 초록집
• /
• pp.293-293
• /
• 2009

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.151-151
• /
• 2010

In this paper, the electrically properties of nonvolatile memory (NVM) using multi-stacks gate insulators of oxide-nitride-oxynitride (ONOn) and active layer of the low temperature polycrystalline silicon (LTPS) were investigated. From hydrogenated amorphous silicon (a-Si:H), the LTPS thin films with high crystalline fraction of 96% and low surface's roughness of 1.28 nm were fabricated by the metal induced crystallization (MIC) with annealing conditions of $650^{\circ}C$ for 5 hours on glass substrates. The LTPS thin film transistor (TFT) or the NVM obtains a field effect mobility of ($\mu_{FE}$) $10\;cm^2/V{\cdot}s$, threshold voltage ($V_{TH}$) of -3.5V. The results demonstrated that the NVM has a memory window of 1.6 V with a programming and erasing (P/E) voltage of -14 V and 14 V in 1 ms. Moreover, retention properties of the memory was determined exceed 80% after 10 years. Therefore, the LTPS fabricated by the MIC became a potential material for NVM application which employed for the system integration of the panel display.

• 한국진공학회지
• /
• 제7권s1호
• /
• pp.123-133
• /
• 1998

Amorphous silicon (a-Si) was crystallized by metal induced crystallization using metal solution. The a-Si films spin coated with a 50,000 ppm Ni solution were crystallized at as low as $500^{\circ}C$. Needlelike morphology, developed as a result of the migration of $NiSi_2$, precipitates, appears in the MIC poly-Si. The growth of the needlelike crystallites proceeds to a direction parallel to (111). The crystallization temperature can be lowered to $450^{\circ}C$ by Au addition. The enhancement of crystallization results from the decrease of interfacial energy at the NiSi2/Si interface by Au addition.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.153-153
• /
• 2011

유리나 폴리머를 기판으로 하는 TFT(Thin film transistor), solar cell에서는 낮은 공정 온도에서($200{\sim}500^{\circ}C$) amorphous semiconductor thin film을 poly-crystal semiconductor thin film으로 결정화 시키는 기술이 매우 중요하게 대두 되고 있다. Ge은 Si에 비해 높은 carrier mobility와 낮은 녹는점을 가지므로, 비 저항이 낮을 뿐만 아니라 더 낮은 온도에서 결정화 할 수 있다. 하지만 일반적으로 쓰이는 Ge의 결정화 방법은 비교적 높은 열처리 온도를 필요로 하거나, 결정화된 원소에 남아있는 metal이 불순물 역할을 한다는 문제점, 그리고 불균일한 결정크기를 만든다는 단점이 있었다. 그 중에서도 현재 가장 많이 쓰이고 있는 MIC, MILC는 metal과 a-Ge이 접촉되는 interface나, grain boundary diffusion에 의해 핵 생성이 일어나고, 결정이 성장하는 메커니즘을 가지고 있으므로 단순 증착과 열처리 만으로는 앞서 말한 단점을 극복하는데 한계를 가지고 있다. 이에 PIII&D 장비를 이용하면, 이온 주입된 원소들이 모재와 반응 할 수 있는 표면적이 커짐으로 핵 생성을 조절 할 수 있을 뿐만 아니라, 이온 주입 시 발생하는 self annealing effect로 결정 크기까지도 조절할 수 있다. 또한 이러한 모든 process가 한 진공 장비 내에서 이루어지므로 장비의 단순화와, 공정간 단계별로 발생하는 불순물과 표면산화를 막을 수 있으므로 절연체 위에 저항이 낮고, hall mobility가 높은 poly-crystalline Ge thin film을 만들 수 있다. 본 연구에서는, 주로 핵 생성과정에서 seed를 만드는 이온주입 조건과, 결정 성장이 일어나는 증착 조건에 따라서 Ge의 결정방향과 크기가 많은 차이를 보이는데, 이는 HR-XRD(High resolution X-ray Diffractometer)와 Raman spectroscopy를 이용하여 측정 하였으며, SEM과 AFM으로 결정의 크기와 표면 거칠기를 측정하였다. 또한 Hall effect measurement를 통해 poly-crystalline thin film 의 저항과 hall mobility를 측정하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.244-244
• /
• 2010

최근 활발히 연구되고 있는 AMOLED는 평판 디스플레이 분야를 이끌어 갈 차세대 선두 주자로 크게 주목 받고 있다. AMOLED는 전압 구동 방식인 AMLCD와 다르게 전류 구동 방식으로 a-Si TFT 보다 LTPS-TFT 사용이 요구되며, 대면적 기판으로 갈수록 결정립의 균일도가 매우 중요한 인자로 작용한다. 현재 양산이 가능한 AMOLED는 핸드폰이나 15인치 TV정도로 크기가 소형이며 대형 TV나 컴퓨터 모니터 등을 양산하기 위해 많은 방법이 시도되고 있다. 양산체제에서 사용되는 결정화 방법으로는 ELC가 가장 많은 부분을 차지하고 있다. 그러나 레이저를 사용하는 ELC 방법은 대면적으로 갈수록 레이저 빔 자체의 불균일성, shot to shot 불균일성, 레이저빔 중첩의 부정확도 등으로 인한 균일도의 부정확성이 커짐으로 인한 mura 현상이 나타나고 레이저 장비의 사용에 대한 비용 부담을 피할 수 없다. 따라서 non-laser 방식에 결정화 방법이 요구되나 SPC 경우는 상대적으로 고온에서 장시간이 걸리고, MIC 뿐만 아니라 MIC 응용 방법들은 금속 오염에 대한 문제가 발생하고 있는 실정이다. 이러한 문제로 인하여 결정립 크기의 균일도가 우수한 다결정 실리콘 박막을 제조하는 신기술에 대한 필요성이 매우 높은 실정이다. 본 연구에서는 비정질 실리콘 박막 상부 혹은 하부에 도전층을 개재하고, 상기 도전층에 전계를 인가하여 그것의 주울 가열에 의해 발생한 고열로 비정질 실리콘 박막을 급속 고온 고상 결정화하는 방법에 관한 기술인 JIC (Joule-heating Induced Crystallization) 결정화 공정을 개발하였다. 본 공정은 상온에서 수 micro-second 내에 결정화를 수행하는 것이 가능하며 도전층과 실리콘 박막 사이에 barrier층 삽입를 통하여 금속 오염을 막을 수 있으며 공정적인 측면에서도 별도의 chamber가 필요하지 않는 장점을 가지고 있다. 본 논문에서는 JIC 결정화 공정 조건에 따른 결정화 기구 및 JIC poly-Si의 미세구조 및 물리적 특성에 관한 논의가 이루어질 것이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 C
• /
• pp.1400-1402
• /
• 2002

금속유도 측면 결정화 (Metal Induced Lateral Crystallization; MILC)를 통하여 형성한 다결정 실리콘 박막에 엑시머 (excimer) 레이저를 조사하여 우수한 특성을 갖는 박막 트랜지스터를 제작하였다. MILC 공정 중에 형성되는 금속 유도 결정화 (Metal Induced Crystallization; MIC) 실리콘 박막은 다량의 Ni을 함유하고 있기 때문에, 이에 인접한 MILC 실리콘 박막 내에는 니켈 농도의 점진적인 차이가 발생한다. MILC 다결정 실리콘 박막 내의 Ni 농도 차이는 실리콘 박막의 용융점 차이를 유발하여 레이저 결정화 시에 매우 큰 실리콘 결정립의 성장을 유도한다. 새로운 다결정 실리콘 박막 트랜지스터는 기존의 레이저 결정화 방식으로 제작한 다결정 실리콘 박막 트랜지스터에 비하여 40% 향상된 전계효과 이동도를 나타내었다.

• Advances in Energy Research
• /
• 제1권2호
• /
• pp.97-106
• /
• 2013

This study designs and tests a photovoltaic system with distributed maximum power point tracking (DMPPT) methodology using a field programmable gate array (FPGA) controller. Each solar panel in the distributed PV system is equipped with a newly designed DC/DC converter and the panel's voltage output is regulated by a FPGA controller using PI control. Power from each solar panel on the system is optimized by another controller where the quadratic maximization MPPT algorithm is used to ensure the panel's output power is always maximized. Experiments are carried out at atmospheric insolation with partial shading conditions using 4 amorphous silicon thin film solar panels of 2 different grades fabricated by Chi-Mei Energy. It is found that distributed MPPT requires only 100ms to find the maximum power point of the system. Compared with the traditional centralized PV (CPV) system, the distributed PV (DPV) system harvests more than 4% of solar energy in atmospheric weather condition, and 22% in average under 19% partial shading of one solar panel in the system. Test results for a 1.84 kW rated system composed by 8 poly-Si PV panels using another DC/DC converter design also confirm that the proposed system can be easily implemented into a larger PV power system. Additionally, the use of NI sbRIO-9642 FPGA-based controller is capable of controlling over 16 sets of PV modules, and a number of controllers can cooperate via the network if needed.