• Journal of Dairy Science and Biotechnology
• /
• 제36권3호
• /
• pp.164-170
• /
• 2018

본 연구에서는 CPP와 CSO를 사용하여 약 187~282 nm 크기의 균일한 구형의 나노 복합체를 성공적으로 제조하였다. 나노 복합체는 제조 공정 요인인 CPP 농도와 pH 조절을 통해 입자 크기, 다분산 지수, 그리고 표면 전하와 같은 나노 복합체의 물리화학적 특성을 조절할 수 있음을 확인하였다. 또한 CPP/CSO 나노 복합체의 분말화 공정을 통해 분말화 된 나노 복합체의 식품 적용성을 증진시킬 수 있음을 알 수 있었으며, food-grade 물질인 CPP와 CSO를 사용하여 제조한 나노 복합체는 향후 잠재적인 칼슘 전달체로써 식품 산업에 이용될 수 있을 것으로 기대된다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 2006년도 하계학술대회
• /
• pp.351-355
• /
• 2006

RSA 암호 시스템은 IC카드, 모바일 및 WPKI, 전자화폐, SET, SSL 시스템 등에 많이 사용된다. RSA는 모듈러 지수승 연산을 통하여 수행되며, Montgomery 곱셈기를 사용하는 것이 효율적이라고 알려져 있다. Montgomery 곱셈기에서 임계 경로 지연 시간(Critical Path Delay)은 세 피연산자의 덧셈에 의존하고 캐리 전파를 효율적으로 처리하는 문제는 Montgomery 곱셈기의 효율성에 큰 영향을 미친다. 최근 캐리 전파를 제거하는 방법으로 캐리 저장 덧셈기(Carry Save Adder, CSA)를 사용하는 연구가 계속 되고 있다. McIvor외 세 명은 지수승 연산에 최적인 CSA 3단계로 구성된 Montgomery 곱셈기와 CSA 2단계로 구성된 Montgomery 곱셈기를 제안했다. 시간 복잡도 측면에서 후자는 전자에 비해 효율적이다. 본 논문에서는 후자보다 빠른 연산을 수행하기 위해 캐리 전파 제거 특성을 가진 이진 부호 자리(Signed-Digit, SD) 수 체계를 사용한다. 두 이진 SD 수의 덧셈을 수행하는 잉여 이진 덧셈기(Redundant Binary Adder, RBA)를 새로 제안하고 Montgomery 곱셈기에 적용한다. 기존의 RBA에서 사용하는 이진 SD 덧셈 규칙 대신 새로운 덧셈 규칙을 제안하고 삼성 STD130 $0.18{\mu}m$ 1.8V 표준 셀 라이브러리에서 지원하는 게이트들을 사용하여 설계하고 시뮬레이션 하였다. 그 결과 McIvor의 2 방법과 기존의 RBA보다 최소 12.46%의 속도 향상을 보였다.

• 한국강구조학회 논문집
• /
• 제12권3호통권46호
• /
• pp.303-315
• /
• 2000

본 논문에서는 일반화된 21개 강성 매트릭스의 독립 변수를 모두 사용하였고 비등방성 3차원 탄성체의 지배 방정식 및 수치 해석 근사식을 유도하였다. 일반화된 3차원 해석은 2차원 해석의 제한성을 극복하는 정밀해를 보여줄 수 있으며, 두꺼운 보나 판, 또는 쉘에서 전단 변형 효과에 의한 처짐의 증가 효과를 더욱 정밀하게 해석할 수 있다. 따라서 본 논문은 3차원 비등방성 탄성체에 대하여 다양한 경계조건에 따른 유한 차분식을 유도하였으며 이를 전산화하여 해석 프로그램을 개발하였다. 특히, 본 논문에서는 자유경계조건에 대하여 개선된 유한차분법의 적용 방식을 제시하였다. 또한 탄성체의 각 방향 자유경계면에서 경계조건을 해결할 수 있는 일반화된 방식을 제시하였다. 몇가지 수치예제를 통하여 이러한 유한차분 경계처리 방식에 의한 비등방성 3차원 탄성체 해석의 타당성 및 거동을 분석하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.571-571
• /
• 2013

본 연구에서는 유연 유기태양전지용 플렉시블 InZnSnO (IZTO)/PEDOT:PSS 투명전극을 제작하고 그 특성을 연구하였다. 이를 위해 선형 대향 타겟 스퍼터(Linear Facing Target Sputtering: LFTS) 시스템을 이용하여 그라비아 프린팅된 PEDOT:PSS/PET 매우 얇은 IZTO 투명전극을 성막하였다. 일반적으로 PEDOT:PSS 전극은 수분/산소에 약하지만 매우 얇은 IZTO passivation 층을 코팅함으로써 PEDOT:PSS의 안정성을 향상시키는 동시에 전기적 특성을 향상시킬 수 있다. 이러한 PEDOT:PSS 기반 하이브리드 투명 전극을 제작하기 위해 IZTO 두께를 5 nm에서 40 nm 까지 조절하여 IZTO/PEDOT:PSS 다층 투명전극을 제작하였으며, 이때 IZTO 두께 변수에 따라 제작된 하이브리드 IZTO/PEDOT:PSS 투명전극의 전기적, 광학적 특성을 분석하였다. 최적화된 20 nm의 IZTO의 두께에서 IZTO/PEDOT:PSS 하이브리드 투명전극은 PEDOT:PSS 단일층으로 제작된 플렉서블 투명전극과 동일한 우수한 유연성을 가짐과 동시에 PEDOT:PSS 단일층보다 현저히 낮은 면저항 값(353.6 ohm/sq.)과 높은 광투과율(83.09%)을 나타내었다. 최적화된 IZTO/PEDOT:PSS 투명전극으로부터 제작된 플렉서블 유기태양전지는 IZTO의 passivation 특성으로 인해 PEDOT:PSS 단일막을 이용하여 제작된 플렉시블 투명전극보다 우수한 소자효율을(FF: 59.04%, Voc: 0.588 V, Jsc: 7.554 mA/cm2, PCE: 2.622%) 나타내었다. 이러한 결과들은 LFTS 공법으로 PEDOT:PSS위에 성막된 IZTO passivation 층이 PEDOT:PSS의 특성을 향상시킬 뿐만 아니라, PEDOT:PSS의 안정성도 향상시킬 수 있기 때문에 기존 PEDOT:PSS 기반 투명 전극의 문제점을 해결할 수 있는 해결책으로 적용이 가능하다.

• 한국전기전자재료학회논문지
• /
• 제19권4호
• /
• pp.314-321
• /
• 2006

There have been great demands for higher density SRAM in all area of SRAM applications, such as mobile, network, cache, and embedded applications. Therefore, aggressive shrinkage of 6 T Full CMOS SRAM had been continued as the technology advances. However, conventional 6 T Full CMOS SRAM has a basic limitation in the cell size because it needs 6 transistors on a silicon substrate compared to 1 transistor in a DRAM cell. The typical cell area of 6 T Full CMOS SRAM is $70{\sim}90\;F^2$, which is too large compared to $8{\sim}9\;F^2$ of DRAM cell. With 80 nm design rule using 193 nm ArF lithography, the maximum density is 72 Mbits at the most. Therefore, pseudo SRAM or 1 T SRAM, whose memory cell is the same as DRAM cell, is being adopted for the solution of the high density SRAM applications more than 64 M bits. However, the refresh time limits not only the maximum operation temperature but also nearly all critical electrical characteristics of the products such as stand_by current and random access time. In order to overcome both the size penalty of the conventional 6 T Full CMOS SRAM cell and the poor characteristics of the TFT load cell, we have developed S3 cell. The Load pMOS and the Pass nMOS on ILD have nearly single crystal silicon channel according to the TEM and electron diffraction pattern analysis. In this study, we present $S^3$ SRAM cell technology with 100 nm design rule in further detail, including the process integration and the basic characteristics of stacked single crystal silicon TFT.

• 한국세라믹학회지
• /
• 제44권12호
• /
• pp.710-714
• /
• 2007

LSGM$(La_{0.8}Sr_{0.2}Ga_{0.8}Mg_{0.2}O_{3-{\delta}})$ is the very promising electrolyte material for lower-temperature operation of SOFCs, especially when realized in anode-supported cells. But it is notorious for reacting with other cell components and resulting in the highly resistive reaction phases detrimental to cell performance. LDC$(La_{0.4}Ce_{0.6}O_{1.8})$, which is known to keep the interfacial stability between LSGM electrolyte and anode, was adopted in the anode-supported cell, and its effect on the interfacial reactivity and electrochemical performance of the cell was investigated. No severe interfacial reaction and corresponding resistive secondary phase was found in the cell with LDC buffer layer, and this is due to its ability to sustain the La chemical potential in LSGM. The cell exhibited the open circuit voltage of 0.64V, the maximum power density of 223 $mW/cm^2$, and the ohmic resistance of $0.17{\Omega}cm^2$ at $700^{\circ}C$. These values were much improved compared with those from the cell without any buffer layer, which implies that formation of the resistive reaction phases in LSGM and then deterioration of the cell performance is resulted mainly from the La diffusion from LSGM electrolyte to anode.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 춘계학술대회 논문집 디스플레이 광소자분야
• /
• pp.193-197
• /
• 2004

The organic light emitting diode (OLED) is proposed as the novel source in the microchip because it has ideal merits (various wavelengths, thin-film structure and overall emitting) for the integration. In this paper, we fabricated the finger-type pin photodiodes for fluorescence detection and the advanced microchip with OLED integrated pn the microchannel. The finger-type in the diode design extended the depletion region and reduced the internal resistance about 31.2% than rectangular-type. The photodiodes had a 100pA leakage current and a 8720 sensitivity $(I_{Light}/I_{Dark})$ at -1 V bias. The interference filter with 32 layers ($SiO_2$, $TiO_2$) was directly deposited on the photodiode. The OLED was fabricated on the ITO coated glass and was bonded with LOC. The application of thin-film OLED increased the excitation efficiency and simplified the integration process extremely. The prototype device of this application had a superior sensitivity of 100nM-LOD in the fluorescence detection.

• 한국전기전자재료학회논문지
• /
• 제29권7호
• /
• pp.414-423
• /
• 2016

In the present study, the $CuN_x-Cu-CuN_x$ layer the partial pressure ratio Cu metal of Ar and $N_2$ gas using a DC magnetron sputtering device, was generated by the In-situ method. $CuN_x$ layer was able to obtain a surface reflectance reduction effect from the advantages of the process and the external light. $CuN_x$ layer is gas partial pressure, DC the Power, the deposition time variable transmittance in response to the thickness and partial pressure ratio, the reflectance was measured. $Ar:N_2$ gas ratio 10:10(sccm), DC power 0.35 A, was derived Deposition time 90 sec optimum conditions. Thus, according to the optimal thickness and the composition ratio was derived surface reflectance of 20.75%. In addition, to derive the value of ${\Delta}$ Ra surface roughness of 0.467. It was derived $CuN_x$ band-gap energy of about 2.2 eV. Thus, to ensure a thickness and process conditions can be absorbed to maximize the light in a wavelength band in the visible light region. As a result, the implementation of the $12k{\Omega}$ base line resistance of using the Cu metal. This is, 5 inch Metal mesh TSP(L/S: $4/270{\mu}m$) is in the range of the reference operation.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.183-183
• /
• 2000

Aigrain에 의해 Helicon이라는 이름이 명명된 이후, helicon은 저온의 금속과 같은 높은 전도도(conductivity)를 갖는 매질이나 강한 자기장이 걸려있는 plasma를 전파해 나가는 저주파 전자기장을 지칭해왔다. 이온화된 개스에서 이러한 전자기장은 전자 공명 주파수(electron cyclotron frequency)와 이온 공명 주파수(ion cyclotron frequency) 사이의 주파수로 전파하며 전리층 (ionosphere)을 통과하며 발생하는 가청 주파수 영역대의 음조가 강하하는 현상에 의해 low-frequency whistler라고도 불린다. Helicon wave plasma는 Boswell에 의해 처음 발생된 후, 높은 이온화율(~100%)로 인해 많은 연구가 이루어져 왔다. 1985년에 Chen은 helicon plasma의 높은 이온화율을 설명하기 위해 Landaudamping을 제시하였다. 이러한 설명은 1997년에 Shamrai에 의해 TG mode가 도입되기 전까지 직접적인 실험결과 없이 helicon plasma 발생의 mechanism으로 받아들여졌다. shamrai의 이론에 의하면 정전기파(electrostatic wave)는 plasma의 표면(surface)에서 강하게 감쇄되어 energy를 전달하게 된다. Cho는 radial density 분포가 외각보다 중심이 높을 경우 TG wave의 power 전달이 중심에서 일어날 수 있음을 계산하였다. Helicon plasma의 특성은 높은 이온화율에 의한 높은 밀도($\geq$1012cm3), 1-2 kW의 rf power에서 상대적으로 낮은 전자 온도( 4eV), $\omega$ci $\omega$LH<$\omega$ $\omega$ce $\omega$pe 영역대의 주파수, 자기장 50-1200 Gauss, 압력 1-10 mTorr로 특정지을 수 있다. 이러한 외부분수들의 조건에 k라 helicon plasma는 여러 종류의 mode로 존재한다. Degeling은 이러한 mode의 변화를 capacitive mode, inductive mode, 그리고 helicon mode(wave mode)의 세가지 부분으로 구분하였다. Helicon plasma가 갖는 높은 이온화율은 여러 가지 응용으로의 가능성을 가지고 있다. 그 예로 plasma processing, plasma wave에 의한 입자 가속, 그리고 가스 레이저 활성 매질 발생 등이 있다. 특히 plasma processing의 경우 helicon plasma는 높은 밀도, 비교적 낮은 자기장, remote operation 등이 가능하다는 점에서 현재 연구가 활발히 진행되고 있다. 상업용으로도 PMT와 Lucas Signatone Corp.에 서 helicon source가 제작되었다. 또한 높은 해리율을 이용하여 저유전 물질인 SiOF의 증착에서 적용되고 있다. 이 외에도 다수의 연구결과들이 발표되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.31-31
• /
• 2000

Al2O3는 높은 화학적, 열적 안정성으로 인하여 미세전자 산업에서 절연막이나 광전자소자의 재료로써 널리 이용되고 있다. 특히, 사파이어는 고위도의 LED, 청색 LD의 재료인 GaN 계열의 III-Nitride 물질을 성장시킬 때 필요한 기판으로 보편적으로 사용되고 있다. 이러한 GaN계열의 광소자 제조에서 사파이어 기판을 적용시 지적되는 문제점들 중의 하나는 소자제조 후 사파이어의 결정 구조 및 높은 경도에 의해 나타나는 cutting 및 backside의 기계적 연마가 어렵다는 것이다. 최근에는 이온빔 식각이나 이온 주입 후 화학적 습식 시각, reactive ion etching을 통한 사파이어의 건식 식각이 소자 분리 및 backside 공정을 우해 연구되고 있다. 그러나 이러한 방법을 이용한 사파이어의 식각속도는 일반적으로 15nm/min 보다 작다. 높은 식각율과 식각후 표면의 작은 거칠기를 수반한 사파이어의 플라즈마 식각은 소자 제조 공정시 소자의 isolation 및 lapping 후 연마 공정에 이용할 수 있다. 본 연구에서는 평판 유도결합형 플라즈마를 이용하여 Cl2/BCL3/Ar 의 가스조합, inductive power, bias voltage, 압력, 기판온도의 다양한 공정 변수를 통하여 (0001) 사파이어의 식각특성을 연구하였다. 사파이어의 식각속도는 inductive power, bias voltage, 그리고 기판 온도가 증가할수록 증가하였으며 Cl2에 BCl3를 50%이하로 첨가할 때 BCl3 첨가량이 증가할수록 식각속도 및 식각마스크(photoresist)와의 식각선택비가 증가하는 것을 관찰하였다. 또한, Cl3:BCl3=1:1의 조건에 따라 Ar 첨가에 따른 식각속도 및 표면 거칠기를 관찰하였다. 본 연구의 최적 식각조건인 40%Cl2/40%BCl3/20%Ar, 600W의 inductive power, -300V의 bias voltage, 30mTorr의 압력, 기판온도 7$0^{\circ}C$에서 270nm/min의 사파이어 식각속도를 얻을수 있었다. 그리고 이러한 식각조건에서 표면의 거치기를 줄일수 있었다. 사파이어 식각은 보편적인 사파이어 lapping 공정시 수반되어 형성된 표면의 거치기를 줄이기 위한 마지막 공정에 응용될수 있다. 사파이어의 식각시 나타나는 식각 부산물은 플라즈마 진단방비인 optical emission spectroscopy (OES)를 통하여 관찰하였고, 식각시 사파이어의 표면성분비 변화 및 표면의 화학적 결합은 X-ray photoelectron spectroscopy(XPS)를 사용하여 측정하였다. 시각 전, 후의 표면의 거칠기를 scanning electron microscopy(SEM)을 통하여 관찰하였다.