• 대한임베디드공학회논문지
• /
• 제8권1호
• /
• pp.25-29
• /
• 2013

Recently ARM processor's processing power has been increasing rapidly as it has been applied to consumer electronics products. Because of its computing power and low power consumption, it is used to various embedded systems.( including vision processing systems.) Embedded linux that provides well-made platform and GUI is also a powerful tool for ARM based embedded systems. So short period to develop is one of major advantages to the ARM based embedded system. However, for real-time date processing applications such as an image processing system, ARM needs additional equipments such as FPGA that is suitable to parallel processing applications. In this paper, we developed an embedded system using ARM processor and FPGA. FPGA takes time consuming image preprocessing and numerical algorithms needs floating point arithmetic and user interface are implemented using the ARM processor. Overall processing speed of the system is 60 frames/sec of VGA images.

• 한국멀티미디어학회지
• /
• 제7권4호
• /
• pp.30-39
• /
• 2003

• 대한임베디드공학회논문지
• /
• 제13권3호
• /
• pp.133-141
• /
• 2018

There are increasing interests on smart home systems. However, most of the existing works focus on the functionality itself. In this paper, we propose an extensible smart home system based on low power networking such as CoAP, 6LoWPAN, and Zigbee. The proposed home IoT system consists of Home APP, Home Server, Home Broker, and Power Devices. Each component of the system is connected by the low-power network technologies aforementioned. As the end device, Power Device senses the current consumption of the attached appliance and controls the power to it. Power Device reports the sensing data to Home Server via Home Broker. The Home Broker enhances the scalability of the system. Home Broker extends the service area and the user's services, and it manages the connection of the underlying devices and processes, and transmits data to Home Server from Power Devices. Through the experimental evaluation, we show that the proposed system achieves the design goals such as extensibility and low power networking.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권3호
• /
• pp.207-220
• /
• 2011

Coarse-grained reconfigurable architecture (CGRA) based embedded systems aims to achieve high system performance with sufficient flexibility to map a variety of applications. However, the CGRA has been considered as prohibitive one due to its significant area/power overhead and performance bottleneck. In this work, I propose reconfigurable multi-array architecture to reduce power/area and enhance performance in configurable embedded systems. The CGRA-based embedded systems that consist of hierarchical configurable computing arrays with varying size and communication speed were examined for multimedia and other applications. Experimental results show that the proposed approach reduces on-chip area by 22%, execution time by up to 72% and reduces power consumption by up to 55% when compared with the conventional CGRA-based architectures.

• 정보처리학회논문지D
• /
• 제18D권1호
• /
• pp.45-56
• /
• 2011

저전력을 소모하는 임베디드 시스템 개발의 중요성이 증대되고 있다. 저전력 소모의 시스템 개발은 하드웨어 측면에서 많이 연구되어 왔지만, 소프트웨어의 동작이 하드웨어 전력 소모를 유발하기 때문에 소프트웨어의 소모 전력을 분석하는 것 또한 중요한 이슈중의 하나이다. 본 논문에서는 임베디드 소프트웨어 개발 과정에서 작성되는 설계 모델을 이용하여 에너지 효율적인 태스크 도출 방법을 제시한다. 이를 위하여 먼저 태스크 분할 기준을 제시하고, 이를 이용한 UML 설계 모델의 분할 과정을 설명한다. 제안된 태스크 도출 방법은 성능과 함께 전력 소모에 많은 영향을 미치는 임베디드 소프트웨어 개발에 활용하여 선행적으로 에너지 소모량을 절감할 기회를 제공할 수 있다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제13권7호
• /
• pp.454-461
• /
• 2007

최근 휴대용 임베디드(Embedded) 시스템들은 크기는 작아지나 사용자들의 요구를 만족시키기 위해서 여러 가지 복합적인 기능을 내장하고 있다. 복합적인 기능 수행을 하기 위해서는 처리 능력이 뛰어난 프로세서들을 사용해야만 하고 시스템의 크기를 줄이기 위해서 적은 용량의 배터리를 사용하는 것이 일반적이다. 그러므로 시스템을 한번 충전한 후에 사용할 수 있는 배터리 사용 시간(Battery Life Time)은 중요한 문제로 대두되고 있다. 시스템의 배터리 사용 시간을 늘리기 위해서는 효율적인 전원 설계, 기능 수행에 따른 전력 관리 그리고 프로세서의 전압과 프로세서 클럭(Clock)의 주파수를 최적화하는 것이 가장 중요하다. 이를 위해서 본 논문에서는 전력 효율을 예측하여 시스템의 전체적인 전력 효율을 최적화하는 전원 구성을 하였으며 각 기능에 따른 전력 관리를 위해서 음악 파일 재생과 동영상 파일 재생을 위한 마이크로 프로세서를 사용하고 디지털 멀티미디어 방송(Digital Multimedia Broadcasting) 시청을 위한 별도의 마이크로 프로세서를 사용함으로써 음악 재생과 동영상 재생 시에는 디지털 멀티미디어 방송시청을 위한 마이크로 프로세서에 전원 공급을 차단함으로써 전력 관리를 최적화한다. 마지막으로 시스템에서 사용되는 프로세서들의 전력 관리를 위해 가변 전압 주파수 스케일링(Dynamic Voltage and Frequency Scaling)을 적용하여 프로세서들 또한 최적화하고 실제 구현된 시스템에 실험 결과들을 통하여 감소된 소비 전력의 결과를 보여준다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.264-267
• /
• 2000

This paper describes a real-time 3D sound localization algorithm to be implemented with the use of a Bow power embedded DSP. This algorithm first divides the audible frequency band into three, on the basis of the analysis of the sound reflection and diffraction effects through different media from a certain sound source to human ears, and then in each subband a specific procedure is devised fur the 3D sound localization so as to operate real-time on a low power embedded DSP This algorithm aims at providing a listener with the 3D sound effects through a headphone at low cost and low power consumption.

• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.36-43
• /
• 2008

운영체제 수준의 전력 소모 최적화 기법에 대한 관심이 고조되고 있다. 운영체제는 시스템의 실행에 있어 종합적인 관리를 하기 때문에 시스템의 전력 소모에 막대한 영향을 미칠 수 있고, 이에 따라 전력 소모를 고려한 운영체제(Power Aware OS)에 대한 관심이 매우 높아지고 있다. 마이크로소프트, 인텔, 도시바 등의 회사에서 공동으로 제정한 ACPI 표준은 다양한 장치들의 전력관리를 BIOS/Firmware 수준이 아닌 운영체제 수준에서 효과적으로 고급 기법을 적용할 수 있도록 한다는 점에서 매우 효용성이 높은 것으로 평가받고 있다. 본 논문에서는 데스크탑, 노트북 플랫폼 기반의 ACPI를 임베디드 리눅스 시스템에 구현한 포팅 방법에 대하여 설명한다. 또한 구현 과정 중에 극복되어 왔던 기술적인 측면들에 대하여 고찰한다.

• 한국통신학회논문지
• /
• 제34권6B호
• /
• pp.641-647
• /
• 2009

본 논문은 임베디드 시스템에서 불필요한 전력 소모를 감소하기 위해 개선된 예측 동적 전력 관리 구조와 태스크 스케줄링 알고리듬을 제안한다. 제안된 알고리듬은 불필요한 전력 소모를 최소화하기 위해 미리 스케줄링을 한다. 제안된 예측 동적 전력 관리는 수행 오버 헤드를 경감하기 위해서 스케줄링 라이브러리를 제공한다. 실험 결과 제안된 알고리듬은 동적 전력 관리를 적용한 LLF 알고리듬과 비교하여 평균 22.3% 전력 소모 감소를 보인다.

• ETRI Journal
• /
• 제36권5호
• /
• pp.808-818
• /
• 2014

To deal with the major challenges of embedded sensor networks, we consider the use of magnetic fields as a means of reliably transferring both information and power to embedded sensors. We focus on a power allocation strategy for an orthogonal frequency-division multiplexing system to maximize the transferred power under the required information capacity and total available power constraints. First, we consider the case of a co-receiver, where information and power can be extracted from the same signal. In this case, we find an optimal power allocation (OPA) and provide the upper bound of achievable transferred power and capacity pairs. However, the exact calculation of the OPA is computationally complex. Thus, we propose a low-complexity power reallocation algorithm. For practical consideration, we consider the case of a separated receiver (where information and power are transferred separately through different resources) and propose two heuristic power allocation algorithms. Through simulations using the Agilent Advanced Design System and Ansoft High Frequency Structure Simulator, we validate the magnetic-inductive channel characteristic. In addition, we show the performances of the proposed algorithms by providing achievable ${\eta}$-C regions.