• 대한전자공학회논문지SD
• /
• 제45권6호
• /
• pp.89-95
• /
• 2008

본 논문에서는 필터방식 얼굴검출 하드웨어를 저전력 설계하고 그에 따른 전력 소모량을 분석하였다. 얼굴검출 하드웨어는 입력되는 영상에서 얼굴의 위치를 검출하며 내부적으로 6개 모듈과 11개의 모듈 간 버퍼가 삽입되어 각 모듈이 순환 연산한다. 따라서 저전력 설계를 위해 SLEEP 모드와 ACTIVE 모드를 적용하였고, 해당 하드웨어에 모듈별 그리고 레지스터별 클럭게이팅(Clock Gating) 기술을 적용하였다. 추가적으로 모듈간 버퍼는 메모리 파티션을 통해 메모리에서 소비하는 전력양을 줄였으며 게이트 레벨에서도 저전력 설계 기술(Gate level power optimization)을 적용하였다. 이는 삼성 0.18um 공정의 STD130 라이브러리를 사용하여 Synopsis(사)의 Power-Compiler를 통해 구현되었으며 동사의 Prime-Power에 의해 소비 전력량을 측정하였다. 그 결과 저전력 설계 기술을 적용하기 전과 비교하여 ACTIVE 모드일 경우 약 68%의 전력 소모를 줄였다.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제49권12호
• /
• pp.813-820
• /
• 2000

A technique to suppress the low frequency ripple voltage of the DC output in three phase buck diode converter is presented in this paper. The proposed pulse frequency modulation methods and duty ratio modulation methods are employed to regulate the output voltage of the buck diode converter and guarantee zero-current-switching(ZCS) of the switch over the wide load range. The proposed control methods used in this paper provide generally good performance such as low THD of the input line current and unity power factor. In addition, control methods can be effectively used to suppress the low frequency ripple voltage appeared in the dc output voltage. The harmonic injection technique illustrates its validity and effectiveness through the simulations and experiments.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2008년도 정보통신설비 학술대회
• /
• pp.414-417
• /
• 2008

This paper presents the design and analysis of 2.45GHz Low-IF Mixer using CMOS 0.18um. The Mixer is implemented by using the Gilbert-type configuration, current bleeding technique, and the resonating technique for the tail capacitance. And the design of this Double Balance Mixer is based on its lineaity since it is important in the interference cancellation system. The low flicker noise mixer is implemented by incorporating a double balanced Gilber-type configuration, the RF leakage-less current bleeding technique, and Cp resonating technique. The proposed mixer has a simulated conversion gain of 16dB a simulated IIP3 of -3.3dBm and P1dB is -19dBm. A simulated noise figure of 6.9dB at l0MHz and a flicker corner frequency of 510kHz while consuming only 10.65mW od DC power. The layout of Mixer for one-chip design in a 0.18-um TSMC process has 0.474mm$\times$0.39 mm size.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2008년도 추계학술대회 논문집
• /
• pp.183-187
• /
• 2008

This paper describes a power control scheme to improve the performance of a fuel cell battery hybrid power source for residential application. The proposed power control scheme includes a power control strategy to control the power flow of the fuel cell hybrid power system and a digital control technique for a front-end dc-dc converter of the fuel cell. The power control strategy enables the fuel cell to operate within the high efficiency region defined by the polarization curve and efficiency curve of the fuel cell. A dual boost converter with digital control is applied as a front-end dc-dc converter to control the fuel cell output power. The digital control technique of the converter employs a moving-average digital filter into its voltage feedback loop to cancel the low frequency harmonic current drawn from the fuel cell and then limits the fuel cell output current to a current limit using a predictive current limiter to keep the fuel cell operation within the high efficiency region as well as to minimize the fuel cell oxygen starvation.

• Nuclear Engineering and Technology
• /
• 제44권3호
• /
• pp.273-282
• /
• 2012

A new effective methodology for optimizing the enrichment of low-enriched zones as well as gadolinia fuel ($UO_2/Gd_2O_3$) rod designs in PLUS7 fuel assemblies was developed to minimize the maximum peak power in the core and to maximize the cycle lifetime. An automated link code was developed to integrate the genetic algorithm (GA) and the core design code package of ALPHA/PHOENIX-P/ANC and to generate and evaluate the candidates to be optimized efficiently through the integrated code package. This study introduces an optimization technique for the optimization of gadolinia fuel rod designs in order to effectively reduce the peak powers for a few hot assemblies simultaneously during the cycle. Coupled with the gadolinia optimization, the optimum enrichments were determined using the same automated code package. Applying this technique to the reference core of Ulchin Unit 4 Cycle 11, the gadolinia fuel rods in each hot assembly were optimized to different numbers and positions from their original designs, and the maximum peak power was decreased by 2.5%, while the independent optimization technique showed a decrease of 1.6% for the same fuel assembly. The lower enrichments at the fuel rods adjacent to the corner gap (CG), guide tube (GT), and instrumentation tube (IT) were optimized from the current 4.1, 4.1, 4.1 w/o to 4.65, 4.2, 4.2 w/o. The increase in the cycle lifetime achieved through this methodology was 5 effective full-power days (EFPD) on an ideal equilibrium cycle basis while keeping the peak power as low as 2.3% compared with the original design.

• 정보과학회 논문지
• /
• 제43권1호
• /
• pp.126-134
• /
• 2016

OLED 디스플레이는 빠른 응답속도, 전력 효율성 등 여러 장점 때문에 점차 사용이 증가하고 있는 추세이다. 뛰어난 전력 효율성에도 불구하고 메신저, 게임 등의 사용자와의 상호작용 기반의 어플리케이션 사용의 증가로 OLED에 의한 전력 소모 비중이 여전히 크게 나타나고 있다. OLED에서는 출력하는 영상에 따라 소모 전력이 크게 달라지기 때문에 저전력 색 변환 기법이 대표적인 전력 절감 기법이다. 기존의 저전력 색 변환 기법들은 색 변환 시 인간 시각 시스템의 만족에 대한 엄밀한 연구가 없으며, 시각 만족도와 소모 전력을 동시에 최적으로 고려하는 연구가 부재했다. 본 연구에서는 기존 기법들의 문제점을 보완한 새로운 저전력 색변환 기법을 제안한다. 실험 결과를 통해서 제안 기법이 기존 기법보다 시각 만족도 측면에서 더 인간 시각 시스템을 만족하며 또 전력절감 측면에서도 색 변환거리에 따라 기존 기법보다 평균 13.4% 및 22.4% 향상된 전력 절감이 가능한 것으로 나타났다.

• 한국전자파학회논문지
• /
• 제27권9호
• /
• pp.825-833
• /
• 2016

본 논문에서는 $0.18{\mu}m$ CMOS 공정을 사용한 저 전력 고 이득 주파수 상향변환기를 이용하여 IEEE 802.15.4 규격을 만족하는 직접 변환 송신기를 제안 및 설계한다. 설계된 RF 직접 변환 송신기는 차동입력 디지털-아날로그 변환기, 수동 저역통과 필터, 가변이득 증폭기, Quadrature 주파수 상향 변환기 그리고 차동 출력 구동증폭기로 구성되어 있다. 제안하는 직접변환 송신기에서 핵심적인 부분은 2.4 GHz Zigbee 규격을 저 전력으로 구동하는데 있다. 특히 Quadrature 주파수 상향변환기는 이득 Boosting을 통하여 적은 전류 소모로도 충분한 이득과 선형성을 보이고 있다. 측정결과, 공급전압 1.2 V에서 송신기의 총 소모 전류는 7.8 mA이고, 최대 출력 전력은 0 dBm 이상 그리고 -30 dBc의 ACPR(Adjacent Channel Power Ratio)을 나타내고 있다.

• 전기학회논문지
• /
• 제57권10호
• /
• pp.1790-1795
• /
• 2008

Energy scavenging is a technique that converts ambient energy, for example, vibration and light, to electrical energy in order to supply power to low power electronic devices such as ubiquitous sensors. In this paper, we propose an optimal operation condition of power delivery circuit and design strategy for energy scavenging system in which the generated power is order of microwatt and, consequently, efficient handling of power is critical. We also propose that high data transmission rate is more realistic optimal design objective rather than high energy efficiency. It is shown that disconnection of load from the storage capacitor right after data transmission reduces energy wasting and that optimal value of storage capacitor can be determined at this condition. The feasibility of our propose is proved by experiments and we believe that the proposed design strategy will promote the application of piezoelectric micropower generator to the ubiquitous sensor networks.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1996년도 하계학술대회 논문집 A
• /
• pp.348-350
• /
• 1996

A new reset winding clamped forward converter with transformer voltage feedback technique for power factor correction with a single-switch/single-stage is proposed. The proposed converter gives the good power factor correction, low current harmonic distortions, and tight output voltage regulation. The prototype shows the IEC555-2 requirements are met satisfactorily with nearly unity power factor.

• 한국지능시스템학회논문지
• /
• 제10권5호
• /
• pp.478-486
• /
• 2000

본 논문에서는 CMOS 디지털 회로상의 플립플롭의 위치를 이동시키는 리타이밍 변환에 유전자 알고리즘을 적용하여 회로의 최적 동작 속도를 유지하면서 전력의 소모를 줄일 수 있는 설계 방법을 제안한다. 제안된 설계 방법은 최적 속도를 구현하는 리타이밍 단계와 유전자 알고리즘이 적용되는 저전력 리타이밍의 두 단계로 이루어진다. 제안된 저전력 리타이밍 설계 도구를 예제 회로의 설계에 적용하고 설계된 회로의 성능을 Synopsys시의 Design Analyzer로 평가한 결과, 임계 경로 지연은 약 30~50% 가량 감소하였으며 동적 전력 소모는 약 1.4~18.4% 가량 감소함을 관찰하였다.