• 한국운동역학회지
• /
• 제21권5호
• /
• pp.645-652
• /
• 2011

The purpose of this study was to analyze, in real time, the glide motion and release motion of domestic athletes and gold and bronze medalists employing the glide technique for the men's shot put at the Daegu World Athletic Championship in 2011. In the glide motion, the Korean athletes had a relatively high body center and shot put heights and lager stretching angles for their hips and knees. In the delivery phase, which shifts to the release phase, the Korean athletes showed slower vertical body center and shot put speeds, and they changed the phase, to the release phase by using a small body angle. In the release phase, the Korean athletes showed differences in their projection speeds and vertical body center speeds. The world-famous players showed high angle speeds, which refer to the composition of the rotation force at the moment of release (body, hip, and shoulder line). In the release phase, the Korean athletes did not have fully stretched hip and knee angles, which might have negatively influenced the vertical speed. Because the Korean athletes showed relatively low projection heights and projection angles. it was found that they need to enhance the muscular power of their, throwing arms and lower limbs.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.65-65
• /
• 1999

Dry etching technique provides more easy controllability on the etch profile such as anisotropic etching than wet etching process and the results of lots of researches on the characterization of various plasmas or ion beams for semiconductor etching have been reported. Chlorine-based plasmas or chlorine ion beam have been often used to etch several semiconductor materials, in particular Si-based materials. We have studied the effect of He flow rate on the Si and SiO2 dry etching using chlorine-based plasma. Experiments were performed using reactive ion etching system. RF power was 300W. Cl2 gas flow rate was fixed at 58.6 sccm, and the He flow rate was varied from 0 to 120 sccm. Fig. 1 presents the etch depth of si layer versus the etching time at various He flow rate. In case of low He flow rate, the etch rate was measured to be negligible for both Si and SiO2. As the He flow increases over 30% of the total inlet gas flow, the plasma state becomes stable and the etch rate starts to increase. In high Ge flow rate (over 60%), the relation between the etch depth and the time was observed to be nearly linear. Fig. 2 presents the variation of the etch rate depending on the He flow rate. The etch rate increases linearly with He flow rate. The results of this preliminary study show that Cl2/He mixture plasma is good candidate for the controllable si dry etching.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.79-79
• /
• 1999

The varous techniques for fabrication of si or metal tip as a field emission electron source have been reported due to great potential capabilities of flat panel display application. In this report, 240nm thermal oxide was initially grown at the p-type (100) (5-25 ohm-cm) 4 inch Si wafer and 310nm Si3N4 thin layer was deposited using low pressure chemical vapor deposition technique(LPCVD). The 2 micron size dot array was photolithographically patterned. The KOH anisotropic etching of the silicon substrate was utilized to provide V-groove formation. After formation of the V-groove shape, dry oxidation at 100$0^{\circ}C$ for 600 minutes was followed. In this procedure, the orientation dependent oxide growth was performed to have a etch-mask for dry etching. The thicknesses of the grown oxides on the (111) surface and on the (100) etch stop surface were found to be ~330nm and ~90nm, respectively. The reactive ion etching by 100 watt, 9 mtorr, 40 sccm Cl2 feed gas using inductively coupled plasma (ICP) system was performed in order to etch ~90nm SiO layer on the bottom of the etch stop and to etch the Si layer on the bottom. The 300 watt RF power was connected to the substrate in order to supply ~(-500)eV. The negative ion energy would enhance the directional anisotropic etching of the Cl2 RIE. After etching, remaining thickness of the oxide on the (111) was measured to be ~130nm by scanning electron microscopy.

• 대한전자공학회논문지TC
• /
• 제49권1호
• /
• pp.11-18
• /
• 2012

본 논문에서는 채널의 시간 상관을 이용하는 새로운 동 이득 차분 선부호화 기법을 제안한다. 기존의 차분 선부호화 기법은 채널의 전체 영역을 양자화하는 것이 아니라 인접 채널의 변화량에 해당하는 채널의 일부 영역만을 양자화 함으로 코드북이 증가하는 효과가 있어 시스템 용량을 증가시킨다. 그러나 기존의 기법은 동 이득 전송을 하지 않음으로 peak-to-average 전력비 (PAPR) 특성이 저하되는 문제가 있다. 본 논문에서는 동 이득 전송이 가능한 차분 코드북 설계 방법을 제안하고, 동 이득전송의 성능을 분석한다. Monte-Carlo 시뮬레이션에 의해 제안하는 기법은 동일한 시스템 용량을 얻기 위해 같은 피드백 비트수에서 기존의 LTE 선부호화 기법보다 1dB 성능이 향상되면서, 우수한 PAPR 특성을 보인다.

• 한국전자파학회논문지
• /
• 제26권7호
• /
• pp.627-635
• /
• 2015

LTE-Advanced(LTE-A), IEEE802.11ac, 그리고 다중송수신 안테나를 사용하는 레이더 시스템에서 사용할 수 있는 이중계층 차분 동이득 코드북 설계 방법을 제안하고, 성능을 분석한다. 코드북의 코드워드 인자로 M진 위상 편이를 사용하여 단말기에서는 저비용의 전력 증폭기를 사용할 수 있도록 하고, 특히 고출력의 송신 전력을 사용하는 레이더 시스템에서 동이득 전송의 기본 요구사항을 만족시킨다. 차분 코드북은 무선 채널의 시간 상관 특성에 의해 선부호화 행렬 내 양자화된 채널 정보도 천천히 변화하도록 코드북을 설계한다. 이는 시간 상관 특성에 따른 채널 공간 내 일부분 만을 양자화하여 피드백하기 때문에 기존과 동일한 크기의 코드북을 구성해도 가상적으로 보다 정확한 채널정보를 양자화할 수 있어 채널 용량이 증가하는 효과를 갖는다. 제안하는 이중계층 코드북은 LTE 코드북 설계 요구조건을 유지하며, 동이득 전송이 필수인 레이더 시스템에 적용될 뿐만 아니라, 기존의 8진 동이득 코드북보다 향상된 성능을 보인다.

• 한국전기전자재료학회논문지
• /
• 제29권4호
• /
• pp.237-240
• /
• 2016

The improvement of irradiation intensity and irradiation uniformity is essential for large area and high power UVA light source application. In this study, large number of chips bonded by micro soldering technique were driven by low current, and current limiting diodes were configured to supply constant current to parallel circuits consisting of large number of series strings. The dimension of light source module circuit board was $350{\times}90mm^2$ and 16,650 numbers of 385 nm flip chip LEDs were used with a configuration of 90 parallel and 185 series strings. The space between LEDs in parallel and series strings were maintained at 1.9 mm and 1.0 mm distance, respectively. The size of the flip chip was $750{\times}750{\mu}m^2$ were used with contact pads of $260{\times}669{\mu}m^2$ size, and SAC (96.5 Sn/3.0 Ag/0.5 Cu) solder was used for flip chip bonding. The fabricated light source module with 7.5 m A supply current showed temperature rise of $66^{\circ}C$, whereas irradiation was measured to be $300mW/cm^2$. Inaddition, 0.23% variation of the constant current in each series string was demonstrated.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권3호
• /
• pp.371-375
• /
• 2010

SSD는 NAND 플래시 메모리 기반의 저장장치로 속도가 빠르고, 전력 소모량이 작으며, 충격과 진동에 강하다는 좋은 특성 때문에 PC뿐 아니라 스토리지 서버 등에서도 사용되는 경우가 늘고 있다. NAND 플래시 메모리는 덮어쓰기가 불가능하다는 제약이 있으므로 SSD에서는 일반적으로 FTL이라고 불리는 소프트웨어 계층을 사용한다. 다양한 형태의 FTL 중 페이지 단위 변환에 기반한 FTL은 유연성이 높고 효율적인 쓰레기 수집 작업이 가능하다는 점에서 가장 성능이 좋다고 알려져 있다. 한편 이 방법은 64GB MLC SSD의 경우 64MB 크기의 변환 테이블이 메모리에 올라와 있을 것을 요구하므로 현실적인 사용이 제한되어 있다. 본 논문에서는 효율적인 캐시 구조를 통해 SSD에서도 순수한 페이지 단위 변환을 사용하는 방법을 제안한다. 제안된 방법에서는 매핑 테이블 메타 데이터를 사용해 완전 연관 캐시를 구성하고 캐시크기에 무관하게 O(1)시간에 주소를 변환한다 다양한 환경에서 수집한 트레이스를 이용한 시뮬레이션 결과 32KB의 캐시 공간의 경우 80% 이상, 512KB의 경우 90% 이상의 적중률을 보였다. 이 경우 메모리 사용량은 64MB의 1. 9% 에 불과하며 캐시 미스로 인한 오버헤드는 실행시간 기준으로 2% 미만으로 측정되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.471.2-471.2
• /
• 2014

We demonstrate here that an improvement in precursor film density (green density) leads to a great enhancement in the photovoltaic performance of CuInSe2 (CISe) thin film solar cells fabricated with Cu-In nanoparticle precursor films via chemical solution deposition. A cold-isostatic pressing (CIP) technique was applied to uniformly compress the precursor film over the entire surface (measuring 3~4 cm2) and was found to increase its relative density (particle packing density) by ca. 20%, which resulted in an appreciable improvement in the microstructural features of the sintered CISe film in terms of lower porosity, reduced grain boundaries, and a more uniform surface morphology. The low-bandgap (Eg=1.0 eV) CISe PV devices with the CIP-treated film exhibited greatly enhanced open-circuit voltage (VOC, from 0.265 V to 0.413 V) and fill factor (FF, from 0.34 to 0.55), as compared to the control devices. As a consequence, an almost 3-fold increase in the average power conversion efficiency, 3.0 to 8.2% (with the highest value of 9.02%), was realized without an anti-reflection coating. A diode analysis revealed that the enhanced VOC and FF were essentially attributed to the reduced reverse saturation current density (j0) and diode ideality factor (n). This is associated with the suppressed recombination, likely due to the reduction in recombination sites such as grain/air surfaces (pores), inter-granular interfaces, and defective CISe/CdS junctions in the CIP-treated device. From the temperature dependences of VOC, it was confirmed that the CIP-treated devices suffer less from interface recombination.

• 한국정보통신학회논문지
• /
• 제17권7호
• /
• pp.1538-1543
• /
• 2013

평면형 마이크로스트립 공진기를 이용한 고주파 발진기의 단점인 위상잡음 특성을 개선하기 위해 본 논문에서는 분리형 링 공진기를 제안하였다. 제안된 공진기를 이용하여 위상잡음 특성 개선 효과를 나타내기 위해 발진기를 설계하여, 5.8GHz 기본 주파수에서 7.22dBm의 출력과 -83.5 dBc@100kHz의 위상잡음 특성을 나타내었다. 이것은 ${\lambda}/4$ 마이크로스트립 공진기를 이용한 발진기와 비교하여 위상잡음 특성이 9.7dB 정도 개선되었다. 다음은 제안된 공진기에 버랙터다이오드를 추가하여 전압제어발진기를 구현하였다. 발진기의 특성은 최소 5.833 GHz에서 최대 5.845 GHz 까지 125 MHz 정도의 튜닝범위를 가지고, -118~-115.5 dBc/Hz@100 KHz의 위상잡음 특성을 갖는다. 본 논문의 발진기는 평면형 구조로 쉬운 작업공정과 소형화 특성 때문에 MIC 또는 MMIC 분야의 설계에 응용될 수 있을 것이다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권12호
• /
• pp.736-748
• /
• 2003

동적 전압 조절(DVS: Dynamic Voltage Scaling)은 온라인 상태에서 CMOS 회로의 공급 전압과 클락 속도를 동적으로 조절하는 것으로 내장형 실시간 시스템의 에너지 소모량을 줄이는데 매우 효과적인 기법이다. 일반적으로 DVS 알고리즘의 에너지 효율은 이의 슬랙 측정 방법에 의해 크게 좌우된다. 본 논문에서는, 향상된 슬랙 측정 방법에 기반한 주기적 경성 실시간 태스크들을 위한 새로운 DVS 알고리즘을 제안한다. 기존의 방법들과는 달리, 제안된 온라인 슬랙 측정 방안은 우선순위 기반 스케줄링의 기본적인 특성을 이용하며, 따라서 대부분의 우선순위 기반 스케줄링 정책에 대해 적용이 가능하다. 본 논문에서는, 이른종료시한우선(EDF: Earliest Deadline First) 스케줄링 정책과 주기-단조(RM: Rate Monotonic) 스케줄링 정책으로 대변되는 동적 및 고정 우선순위 스케줄링 정책에 대해 제안된 슬랙 측정 방안을 적용하는 방안을 제시한다. 또한, 모의 실험을 통해, 제안된 알고리즘은 기존의 DVS 알고리즘에 비해 프로세서의 에너지 소모량을 효과적으로(20∼40% 정도) 줄일 수 있음을 보인다.