• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1964-1967
• /
• 2002

Recently design verification have been played an important role in the design of large scale and complex systems. In this article, we especially focus on model checking methods. Behaviors of modeled systems are generally specified by temporal formulas of computation tree logic. However. Users must know well temporal specification because the specification might be complex. We proposed method that temporal formulas are gained inductively and amounts of memory and time are reduced. Finally, we will show verification results using our proposed method.

• 전자공학회논문지C
• /
• 제34C권2호
• /
• pp.38-49
• /
• 1997

In this paper, w describe partitioning large circuits into multiple chips on the programmable FPCB for rapid prototyping. FPCBs consists of areas for FPGAs for logic and interconnect components, and the routing topology among them are predetermined. In the partition problem for FPCBs, the number of wires ofr routing among chips is fixed, which is an additonal constraints to the conventional partition problem. In order to deal with such aconstraint properly we first define a new partition problem, so called the topologybased partition problem, and then propose a heuristic method. The heuristic method is based on the simulated annealing and clustering technique. The multi-level tree clustering technique is used to obtain faster and better prtition results. In the experimental results for several test circuits, the restrictions for FPCB were all satisfied and the needed execution time was about twice the modified K-way partition method for large circuits.

• 한국안전학회지
• /
• 제18권4호
• /
• pp.155-163
• /
• 2003

The intensity of industrial accidents has been increased while the number of industrial accidents has been decreased in theses days. It represents that we need safety guidelines based on personal attributes as well as physical attributes. This study tries to identify major causative factors for industrial accidents and to suggest an evaluation model based on personal attributes. Specifically, relationship between self-efficacy belief associated with industrial safety and other relative personal attributes has been analyzed. First, FGI(Focus Group Interview) was conducted to identify important personal attributes of industrial accidents. The questionnaire was prepared based on the results of FGI and was applied to identifying personal attributes. The relationship between personal attributes identified in this study and self-efficacy belief was assessed using fuzzy logic and fault tree analysis. The results of the assessment showed that self-efficacy belief was closely associated with industrial accidents. Specifically, workers with accident experience had higher level of self-efficacy beliefs than workers without accident experience.

• 한국시스템다이내믹스연구
• /
• 제12권4호
• /
• pp.63-92
• /
• 2011

The purpose of this paper is to investigate a possibility of applying multimethodological approach for solving a dilemma. The motivation of this attempt is that the two different approaches, the system dynamics and the theory of constraints, resemble each other in having mental models for describing the target system and using graphic tools for representing those mental models. After a brief discussion on the comparison of the two approaches, a combined method applying to the problem of dilemma is suggested. For an experimental example, the proposed approach is applied to the sales and finance conflict on an inventory issue. The study shows that the suggested approach is able to complement each other's drawbacks. Especially constructing a stock-and-flow model and implementing a computer simulation would be very useful for quantifying the system's behavior which is hardly tracked down when applying the theory of constraints alone.

• 전기학회논문지
• /
• 제65권8호
• /
• pp.1457-1465
• /
• 2016

A RCM approach to maintenance of the catenary system of electric railway is proposed. The proposed RCM approach provides a maintenance-oriented FMECA procedure to derive critical failure modes by analyzing failure effects and a RCM decision logic tree to suggest optimal maintenance works for the derived failure modes. By applying the proposed RCM procedures to the catenary system of high speed railway, it is suggested that strand breaks of dropper and voltage equalizing wire, and trolly wire wear-out are the critical failure modes for whom maintenance works based on condition monitoring should be applied instead of conventional time-based preventive maintenance. It is also proposed by reliability analysis that replacement time of dropper can be reduced from 18 years to 10 years. These results show that the proposed RCM approach can optimize the maintenance procedures of catenary system.

• 한국정보처리학회논문지
• /
• 제5권7호
• /
• pp.1908-1922
• /
• 1998

본 논문은 논리언어 프로그램의 효율적인 클로즈(Clause) 인덱싱을 위한 컴파일 기법에 대한 체계적인 접근방법을 제시한다. 본 접근방법의 핵심으로서 노드당 평균 병렬도와 클로즈 수행시도(clause trial) 횟수를 정확하게 나타낼 수 있는 기법으로서 인덱싱트리(Indexign Tree)를 제안한다. 인덱싱트리는 인덱싱 수행 시에 인덱싱을 위한 지시어(Instruction)의 수행 결과로 프로그램으 컨트롤이 실패처리코드로 이동하는 경우도 정량적으로 나타내 준다. 인덱싱트리를 사용하여 논리 프로그램을 위한 대표적인 가상머신인 WAM(Warren Abstract Machine)을 분석한 결과, WAM에서 사용하는 인덱싱 기법이 논리 프로그램의 병렬 처리에 있어 탐색트리의 병렬도를 감소시키며, 또한 스케쥴링의 효율성을 저하시키는 결점을 내포하고 있음을 발견할 수 있었다. 이러한 결점을 해결하기 위하여 본 논문은 플랫 인덱싱이라는 새로운 인덱싱 기법을 제안하고 이것을 실제 논리언어 컴파일러에 구현하여 측정한 향상 및 분석 결과를 보여준다.

• Applied Biological Chemistry
• /
• 제50권4호
• /
• pp.245-252
• /
• 2007

FTA(fault tree analysis)는 system 오류 관리를 위한 정성적/정량적 기법으로 적용되고 있다. FTA를 적용한 PCR의 오류 관리 system의 구축을 위한 시범적 단계로서 PCR 실행의 여러 단계 중 가장 간단한 단계인 '반응액의 제조 및 PCR 기기 사용 단계'를 모델로 하여 분석하였다. PCR 실행시 발생할 수 있는 오류를 연역적 논리 방식에 의해 fault tree의 형태로 규명하였다. Fault tree는 오류 관리의 최상위 요소인 top event를 중심으로 중간 계층을 이루는 intermediate events와 최하위의 요소인 basic events로 세분하여 구성하였다. Top event는 '반응액의 제조 및 PCR 기기 사용 단계에서의 오류'; 중간계층 events는 '기기 유래 오류', '실험행위 유래 오류'; basic events는 '정전상황', 'PCR 기기 선정', '기기 사용 관리', '기기 내구성', '조작의 오류', '시료 구분의 오류'로 분석되었다. 이로부터 top event의 원인 분석 및 중요 관리점을 도출하기 위하여 정성적/정량적 분석을 실시하였다. 정성적 기법으로 minimal cut sets, structural importance, common cause vulnerability를 분석하였고, 정량적 기법으로 simulation, cut set importance, item importance, sensitivity를 분석하였다. 정성적 분석과 정량적 분석의 결과에서 '시료 구분의 오류'와 '기기 조작의 오류'가 제 1중요관리점; '기기 관리의 오류'와 '내구성에 의한 오류'는 제 2중요관리점으로 일치되게 나타났다. 그러나 '정전상황'과 '기기 선정의 오류'는 정성적 분석에서만 중요관리점으로 분석되었다. 특히 sensitivity 분석에서 '기기 관리의 오류'는 사용 시간이 경과함에 따라 가장 중요한 관리점으로 부각되었다. 결론적으로 FTA는 PCR 모델 case에 대한 오류의 원인 분석 및 그 방지를 위한 중요관리점을 제시함에 따라, 궁극적으로 미래에 PCR의 오류 관리 system을 완성할 수 있는 효과적인 방법으로 사료된다.

• 전자공학회논문지
• /
• 제53권11호
• /
• pp.56-65
• /
• 2016

본 논문에선 병렬 십진 곱셈기의 축약 단계의 면적과 지연시간을 감소시켜 성능을 향상시키기 위해 다중 피연산자 십진 CSA과 개선된 십진 CLA를 이용한 트리 구조를 제안한다. 제안한 부분곱 축약 트리는 십진수 부분곱에 대해 다중 피연산자 십진 CSA를 사용하여 빠르게 부분곱을 축약한다. 각 CSA에서는 리코딩에 입력의 범위를 제한함으로써 가장 간단한 리코더 로직을 얻는다. 그리고 각 CSA는 특정한 아키텍처 트리의 특정한 위치에서 범위가 제한된 십진수를 더하기 때문에 부분곱 축약 단계의 연산을 효율적으로 수행할 수 있다. 또한, 사용되는 십진 CLA의 로직을 개선하여 BCD 결과를 빠르게 얻을 수 있다. 제안한 십진 부분곱 축약 단계의 성능의 평가를 위해 Design Compiler를 통해 SMIC사의 180nm CMOS 공정 라이브러리를 이용하여 합성하였다. 일반 방법을 이용하는 축약 단계에 비해 제안한 부분곱 축약 단계의 지연시간은 약 15.6% 감소하였고 면적은 약 16.2% 감소하였다. 또한 십진 CLA의 지연시간과 면적이 증가가 있음에도 불구하고 전체 지연시간과 전체 면적이 감소함을 확인하였다.

• 한국지구과학회지
• /
• 제37권1호
• /
• pp.52-61
• /
• 2016

본 연구의 목적은 한반도의 고유한 지진-지체구조 특성이 반영된 입력자료를 사용하여 한반도의 확률론적 지진위험지도를 제작하는 것이다. 지진입력자료들은 다수의 전문가에 의해 제공받았으며, 최대지반가속도(Peak Ground Acceleration: PGA)에 대한 지진위험도값은 USGS 지진재해도 프로그램(Harmsen, 2008)을 일부 수정하여 산출하였다. 전문가들로부터 제공된 지진입력자료들의 불확실성은 논리수목 방법을 적용하여 최종 지진재해도 계산에 반영하였다. PGA 분포 패턴은 각 전문가들이 제시한 면적지진원도 형상에 매우 민감하며, 그 형상과 유사한 모양을 보여준다. 지진위험지도는 5, 10, 20, 50, 100, 250, 500년 동안 초과확률 10%에 해당하는 최대지반가속도를 등치선 형태로 나타내었다. 모든 재현주기에서 황해도 일대를 제외한 북한지역이 남한지역보다 현저하게 낮은(약 50%) PGA 기댓값을 나타낸다. 전체적으로 남한의 동남부 일대와 북한의 황해도 일대가 약간 높은 값을 보이면서 북서-남동 방향으로 등치도 값의 분포가 신장되어 나타남을 보인다. 또한, 강원도 북부 일대가 타 지역에 비해 약간 낮아지는 경향을 보인다. 본 연구결과는 국내 주요 구조물의 내진성능 향상을 위한 기초자료로서 유용하게 활용될 수 있을 것으로 사료된다.

• 전자공학회논문지
• /
• 제53권12호
• /
• pp.20-35
• /
• 2016

본 논문에선 병렬 십진 곱셈기의 축약 단계의 면적과 지연시간을 감소시켜 성능을 향상시키기 위해 다중 피연산자 십진 CSA과 개선된 십진 CLA를 이용한 트리 구조를 제안한다. 제안한 부분곱 축약 트리는 십진수 부분곱에 대해 다중 피연산자 십진 CSA를 사용하여 빠르게 부분곱을 축약한다. 각 CSA에서는 리코딩에 입력의 범위를 제한함으로써 가장 간단한 리코더 로직을 얻는다. 그리고 각 CSA는 특정한 아키텍처 트리의 특정한 위치에서 범위가 제한된 십진수를 더하기 때문에 부분곱 축약 단계의 연산을 효율적으로 수행할 수 있다. 또한, 사용되는 십진 CLA의 로직을 개선하여 BCD 결과를 빠르게 얻을 수 있다. 제안한 십진 부분곱 축약 단계의 성능의 평가를 위해 Design Compiler를 통해 SMIC사의 180nm CMOS 공정 라이브러리를 이용하여 합성하였다. 일반 방법을 이용하는 축약 단계에 비해 제안한 부분곱 축약 단계의 지연시간은 약 15.6% 감소하였고 면적은 약 16.2% 감소하였다. 또한 십진 CLA의 지연시간과 면적이 증가가 있음에도 불구하고 전체 지연시간과 전체 면적이 감소함을 확인하였다.