• 한국비블리아학회지
• /
• 제31권1호
• /
• pp.193-212
• /
• 2020

우리나라에서 공공도서관의 봉사대상인구는 학술담론이 부재한 채 건립, 리모델링, 서비스 계획의 수립과 평가 등에 적용되고 있다. 이 연구에서는 법률, 지침, 자료 등을 토대로 한 문헌연구와 미국, 호주, 일본과 한국의 사례에 대한 비교분석을 통해 봉사대상인구를 봉사계획인구와 봉사인구로 구분하여 재정의하고 각각의 산출방식을 제안하였다. 봉사계획인구는 건립이나 리모델링에 따른 투입자원을 산출하기 위한 용도로 사용되며, 공공도서관이 서비스 할 수 있는 지역적 범위에 거주하는 인구로 인구통계학적 특성만을 확인할 수 있다. 봉사계획인구의 산출은 계획시점의 행정구역인구를 기초로 인구 10만 이상의 도시지역에는 도서관을 중심으로 반경 2km 이내의 인구와 개관연도까지의 추계인구를 적용하고, 인구 10만 미만의 지역에서는 행정구역의 최소단위인 읍·면·동의 인구와 추계인구로 설정할 것을 제안하였다. 반면, 봉사인구는 개별 공공도서관의 서비스 계획 수립이나 평가, 홍보 등에 사용되며, 실제 공공도서관을 이용하는 이용자이거나 공공도서관의 투입자원에 따라 결정되는 수혜대상 인구로 정의할 수 있다. 봉사인구는 공공도서관의 등록회원 수나 서비스 참가자 수, 투입자원의 규모에 따라 산출한 서비스 수혜대상 수 등으로 산출할 수 있다. 제안된 방식을 적용하면 효율적인 공공도서관의 시설 배치나 자원 투입이 가능하며, 투입 대비 산출에 대한 측정 신뢰도를 제고할 수 있다는 이점이 있다. 더불어 이 연구에서는 봉사대상인구 적용에 따른 혼란을 피할 수 있도록 『도서관법』 제3조 제1항의 <별표1>을 삭제하고, 기준이나 매뉴얼과 같이 개정이 유연한 자료에 개념 및 산출 근거 등을 명시할 것을 제안하였다.

• 한국비블리아학회지
• /
• 제20권2호
• /
• pp.183-196
• /
• 2009

본 연구의 목적은 시 도교육청을 중심으로 학교도서관 평가에 필요한 평가지표를 개발하는데 있다. 국내 외 학교도서관 관련 평가지표를 조사 분석하여 다양한 우리나라의 학교도서관 상황에 적용할 수 있으며, 다양한 학생들에게 학업능력을 향상시킬 수 있는 학교도서관으로 발전시킬 수 있는 평가지표의 방향성을 설정하였다. 평가 항목은 도서관 프로그램 분야, 학교지원 분야, 서비스 분야로 구분하여 선정하였다. 평가 방법은 조사지 이용 평가, 학교 도서관 통계 이용 평가, 표준화된 통계 이용 평가로 크게 3가지로 구분하였다. 이중 본 연구에서는 표준화된 통계 이용 평가를 제안하였다. 평가항목은 양적인 항목과 질적인 항목으로 구분되었다. 양적인 항목은 투입분야의 예산항목에 2개 지표와 산출분야의 장서 항목의 3개 지표, 이용 항목의 3개 지표가 제시되었다. 질적인 항목에는 소장도서와 해당 연도에 구입한 도서의 이용비율을 제시하였다.

• 한국통신학회논문지
• /
• 제29권1C호
• /
• pp.102-110
• /
• 2004

본 논문에서는 이차원 이산 웨이블릿 변환을 이용한 실시간 영상 압축 및 복원 프로세서의 구조를 제안하고 ASIC(Application specific integrated circuit) 라이브러리를 이용하여 최소의 하드웨어로 구현하였다. 구현된 하드웨어에서 데이터 패스부는 웨이블릿 변환과 역변환을 수행하는 DWT 커널(Kernel)부, 양자화기 및 역양자화기, 허프만 엔코더 및 디코더, 웨이블릿 역변환 시 계수의 덧셈을 수행하는 덧셈기 및 버퍼, 그리고 입출력을 위한 인터페이스와 버퍼로 구성하였다. 제어부는 프로그래밍 레지스터와 명령어를 디코딩하여 제어 신호를 생성하는 주 제어부, 그리고 상태를 외부로 알리는 상태 레지스터로 구성된다. 프로그래밍 조건에 따라서 영상을 압축할 때의 출력은 웨이블릿 계수, 양자화 계수 혹은 양자화 인덱스, 그리고 허프만 코드 중에서 선택하여 발생할 수 있고 영상을 복원할 때의 출력은 허프만 디코딩 결과, 복원된 양자화 계수 그리고 복원된 웨이블릿 계수 중에서 선택하여 발생할 수 있다. 프로그래밍 레지스터는 총 16개로 구성되어 있는데 각각이 한번의 수직 혹은 수평 방향의 웨이블릿 변환을 수행할 수 있고 각각의 레지스터들이 차례대로 동작하기 때문에 4 레벨의 웨이브릿 변환을 한번의 프로그래밍으로 수행가능하다. 구현된 하드웨어는 Hynix 0.35m CMOS 공정의 합성 라이브러리를 가지고 Synopsys 합성툴을 이용하여 게이트 레벨의 네트리스트(Netlist)를 추출하였고 이 네트리스트로부터 Vela 툴을 이용하여 타이밍정보를 추출하였다. 추출된 네트리스트와 타이밍정보(sdf 파일)를 입력으로 하여 NC-Verilog를 이용하여 타이밍 시뮬레이션을 수행하여 구현된 회로를 검증하였다. 또한 Apollo 툴을 이용하여 PNR(Place and route) 및 레이아웃을 수행하였다. 구현된 회로는 약 5만 게이트의 적은 하드웨어 자원을 가지고 최대 80MHz에서 동작 가능하였다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.94-104
• /
• 2008

본 논문에서는 고속의 곱셈-누적 연산을 수행할 수 있는 새로운 MAC의 구조를 제안한다. 곱셈과 누적 덧셈 연산을 통합하고 하이브리드 형태의 CSA 구조를 고안하여 임계경로를 감소시키고 출력율을 개선하였다. 즉, 가장 큰 지연시간을 갖는 누적기 자체를 제거하고 누적기의 기능을 CSA에 포함시킴으로써 전체적인 성능을 향상시킨다. 제안된 CSA 트리는 1의 보수 기반의 MBA 알고리즘을 이용하고, 연산자의 밀도를 높이고자 부호비트를 위한 수정된 배열형태를 갖는다. 또한 최종 덧셈기의 비트수를 줄이기 위해서 CSA 트리 내에 2비트 CLA를 사용하여 하위 비트의 캐리를 전파하고 하위 비트들에 대한 출력을 미리 생성한다. 또한 파이프라인의 효율을 최적화시켜 출력율을 증가시키고자 최종 덧셈기의 출력이 아닌 합과 캐리 형태의 중간 연산결과들을 누적시킨다. 제안한 하드웨어를 설계한 후에 $250{\mu}m,\;180{\mu}m,\;130{\mu}m$, 그리고 90nm CMOS 라이브러리를 이용하여 합성하였다. 이론 및 실험적인 결과를 토대로 제안한 MAC의 하드웨어 자원, 지연시간, 그리고 파이프라인 등의 결과에 대해 분석하였다. 지연시간은 수정된 Sakurai의 alpha power low를 이용하였다. 결과를 살펴보면 제안한 MAC은 표준 설계에 대해서는 여러 측면에서 매우 우수한 특성을 보였고, 최근 연구와 비교할 때 클록속도는 거의 유사하면서 성능은 두 배로 우수하였다.