• 제목/요약/키워드: LO power

검색결과 286건 처리시간 0.025초

이중게이트 FET를 이용한 광대역 하이브리드 믹서 설계 (Design of Broadband Hybrid Mixer using Dual-Gate FET)

  • 김철준;이강호;구경헌
    • 한국항행학회논문지
    • /
    • 제9권2호
    • /
    • pp.103-109
    • /
    • 2005
  • 본 논문에서는 이중게이트 FET 구조를 이용하여 광대역 하이브리드 믹서를 RF신호와 LO신호를 출력단과 격리하는 저역통과필터와 같이 설계하였다. 저역통과필터는 1.5-5.5GHz에서 RF와 LO신호에 대하여 40dBc의 억압특성을 나타낸다. 이중게이트 FET 믹서는 두 개의 FET를 캐스코드 구조로 연결하여 설계하였으며, 첫번째 FET는 선형영역에서 동작되고 두번째 FET는 포화영역에서 동작한다. 입력매칭은 1.5-5.5GHz에서 높은 변환이득을 갖도록 설계하였다. 설계된 믹서는 IF를 21.4MHz로 고정시키고 0dBm의 국부발진기 전력에서 1.5-5.5GHz 대역에서 7dB이상의 변환이득을 가진다.

  • PDF

공액 위상변위기용 LS 밴드 HEMT 혼합기 (HEMT Mixer for Phase Conjugator Applications in the LS Band)

  • 전중창
    • 한국정보통신학회논문지
    • /
    • 제8권2호
    • /
    • pp.239-244
    • /
    • 2004
  • 본 논문에서는 LS 밴드에서 동작하는 공액 위상변위기(phase conjugator)용 HEMT 혼합기를 설계 제작하였다. 역지향성 안테나(retrodirective antenna) 시스템의 공액위상변위기로 사용되는 혼합기의 특징은 RF 및 IF 신호의 주파수가 비슷하며, 모두 고주파 신호라는 점이다. 따라서 LO 신호의 주파수는 RF 주파수의 약 2배가 되며, 두 입력신호의 합성 및 임피던스 정합이 쉽지 않게 된다. 본 연구에서는 p-HEMT 소자를 사용하여, LO4.00 GHz, RF 2.01 GHz, IF 1.99 GHz에서 동작하는 게이트 혼합기를 제작하였다. 제작된 혼합기는 -7 dBm의 LO 신호를 인가하였을 때, 변환이득이 12.5 dB이며, 1-dB cmpression point는 -34 dBm으로 측정되었다. 본 연구에서 제작된 혼합기는 single-ended 구조로서, RF 및 IF 주파수가 비슷하므로 RF 누설신호가 관찰되었으며, 평형구조(balanced type)의 혼합기 및 공액 위상변위기의 설계에 직접 적용될 수 있다.

V-band MMIC Downconverter 개발에 관한 연구 (High performance V-Band Downconverter Module)

  • 김동기;이상효;김정현;김성호;정진호;전문석;권영우;백창욱;김년태
    • 한국통신학회논문지
    • /
    • 제27권5C호
    • /
    • pp.522-529
    • /
    • 2002
  • GaAs pHEMT 기술로 V-band 수신단 각 MMIC 회로들을 설계 제작하였다. 또한 이를 집적하여 V-band downconverter module을 제작하였다. 제작된 downconverter는 24 dBm의 출력을 내는 LO 구동 전력 증폭기, 20dB의 소신호 이득을 가지는 저잡음증폭기, -1.6dBm의 출력을 내는 active parallel type의 발진기, 6 dB 이상의 변환이득 특성을 나타내는 cascode type의 혼합기로 구성되어 있다. 이처럼 혼합기의 우수한 변환이득 특성은 밀리미터파 대역에서 변환 이득 특성을 키우기 위해 반드시 필요한 거대한 IF buffer amplifier의 필요를 없애 주었다. 완성된 downconverter module의 측정결과 별도의 IF buffer amplifier없이 57.5 GHz와 61.7 GHz 사이에서 20 dB 이상의 높은 변환이득을 얻을 수 있었다.

Improving the Overall Efficiency for DC/DC Converter with LoV-HiC System

  • Han, Dong-Hwa;Lee, Young-Jin;Kwon, Wan-Sung;Bou-Rabee, Mohammed A.;Choe, Gyu-Ha
    • Journal of Power Electronics
    • /
    • 제12권3호
    • /
    • pp.418-428
    • /
    • 2012
  • It is very important to improve the overall efficiency of systems with a source of power that has low-voltage high-current terminal characteristics such as fuel cells. A resonant converter is required for high efficiency systems. However, the peak value of the switches current is large in a resonant converter. This peak current requires a large number of switches and results in system failures. In this paper, an analysis and experiments of a resonant isolation push-pull converter are performed. A switching loss analysis is performed in order to compare losses between a resonant push pull converter and a hard switching push-pull converter. Specially, the conduction loss is studied based on the ratio between the resonant frequency and the switching frequency. In addition, a method for improving the efficiency is implemented with conventional HF insolation converters.

Design for the Low If Resistive FET Mixer for the 4-Ch DBF Receiver

  • Ko, Jee-Won;Min, Kyeong-Sik;Arai, Hiroyuki
    • Journal of electromagnetic engineering and science
    • /
    • 제2권2호
    • /
    • pp.117-123
    • /
    • 2002
  • This paper describes the design for the resistive FET mixer with low If for the 4-Ch DBF(Digital Beam Forming) receiver This DBF receiver based on the direct conversion method is generally suitable for high-speed wireless mobile communications. A radio frequency(RF), a local oscillator(LO) and an intermediate frequency(If) considered in this research are 2.09 GHz, 2.08 CHz and 10 MHz, respectively. This mixer is composed of band pass filter, a low pass filter and a DC bias circuit. Super low noise HJ FET of NE3210S01 is considered in design. The RE input power, LO input power and Vcs are used -10 dBm, 6 dBm and -0.4 V, respectively. In the 4-Ch resistive FET mixer, the measured If and harmonic components of 10 MHe, 20 MHz and 2.087 CHz are about -19.2 dBm, -66 dBm and -48 dBm, respectively The If output power observed at each channel of 10 MHz is about -19.2 dBm and it is higher 28.8 dBm than the maximum harmonic component of 2.087 CHz. Each If output spectrum of the 4-Ch is observed almost same value and it shows a good agreement with the prediction.

A Measurement Study of TCP over RPL in Low-power and Lossy Networks

  • Kim, Hyung-Sin;Im, Heesu;Lee, Myung-Sup;Paek, Jeongyeup;Bahk, Saewoong
    • Journal of Communications and Networks
    • /
    • 제17권6호
    • /
    • pp.647-655
    • /
    • 2015
  • Low-power and lossy networks (LLNs) comprised of thousands of embedded networking devices can be used in a variety of applications, such as smart grid automated metering infrastructures (AMIs) and wireless sensor networks. Connecting these LLNs to the Internet has even greater potential, leading to the emerging concept of the Internet of Things (IoT). With the goal of integrating LLNs into IoT, the IETF has recently standardized RPL and 6LoWPAN to allow the use of IPv6 on LLNs. Although there already exist several studies on the the performance of RPL and embedded IPv6 stack in LLN, performance measurement and characterization of TCP over RPL in multihop LLNs is yet to be studied. In this article, we present a comprehensive experimental study on the performance of TCP over RPL in an embedded IPv6-based LLN running over a 30-node multihop IEEE 802.15.4 testbed network. Our results and findings are aimed at investigating how embedded TCP interoperates with common Linux TCP and underlying RPL (and vice versa), which furthers our understanding of the performance trade-offs when choosing TCP over RPL in IPv6-based LLNs.

3-Level Envelope Delta-Sigma Modulation RF Signal Generator for High-Efficiency Transmitters

  • Seo, Yongho;Cho, Youngkyun;Choi, Seong Gon;Kim, Changwan
    • ETRI Journal
    • /
    • 제36권6호
    • /
    • pp.924-930
    • /
    • 2014
  • This paper presents a $0.13{\mu}m$ CMOS 3-level envelope delta-sigma modulation (EDSM) RF signal generator, which synthesizes a 2.6 GHz-centered fully symmetrical 3-level EDSM signal for high-efficiency power amplifier architectures. It consists of an I-Q phase modulator, a Class B wideband buffer, an up-conversion mixer, a D2S, and a Class AB wideband drive amplifier. To preserve fast phase transition in the 3-state envelope level, the wideband buffer has an RLC load and the driver amplifier uses a second-order BPF as its load to provide enough bandwidth. To achieve an accurate 3-state envelope level in the up-mixer output, the LO bias level is optimized. The I-Q phase modulator adopts a modified quadrature passive mixer topology and mitigates the I-Q crosstalk problem using a 50% duty cycle in LO clocks. The fabricated chip provides an average output power of -1.5 dBm and an error vector magnitude (EVM) of 3.89% for 3GPP LTE 64 QAM input signals with a channel bandwidth of 10/20 MHz, as well as consuming 60 mW for both channels from a 1.2 V/2.5 V supply voltage.

다중결합 Power divider 와 Coupler를 이용한 Six-port 위상 상관기 제작 (Fabrication of Six-port Phase Correlator using Multi-section Power Divider and Coupler)

  • 유재두;김영완
    • 한국정보통신학회논문지
    • /
    • 제13권1호
    • /
    • pp.23-28
    • /
    • 2009
  • 기존의 six-port 위상 상관기는 한 개의 Wilkinson power divider와 세 개의 $90^{\circ}$ Hybrid coupler로 구성된다. 일반적으로 Wilkinson power divider의 대역폭은 최대 18%이고 $90^{\circ}$ hybrid coupler의 대역폭은 최대 10%이기 때문에 기존 six-port 제작시 10% 미만의 대역 특성을 갖는다. 본 논문에서는 대역폭이 33 %인 2 단 Wilkinson power divider와 15 % 대역폭 향상을 갖는 정합된 $90^{\circ}$ hybrid coupler를 이용하여 six-port 위상 상관기를 중심 주파수 2.5 GHz에서 설계 및 제작하였다. ADS를 이용한 시뮬레이션 결과 제안된 six-port 위상 상관기의 RF port와 LO port에서의 대역폭이 약 14% 증가하였으며, 실제 제작한 six-port 위상 상관기의 대역폭은 시뮬레이션 결과와 비슷하게 약 12% 이었다. 또한 대역폭내의 최대 위상 오차와 삽입 손실은 각각 $6^{\circ}$와 2.5 dB를 얻을 수 있었다.

IoT 기반 간헐적 이벤트 로깅 응용에 최적화된 효율적 플래시 메모리 전력 소모 감소기법 (Efficient Flash Memory Access Power Reduction Techniques for IoT-Driven Rare-Event Logging Application)

  • 권지수;조정훈;박대진
    • 대한임베디드공학회논문지
    • /
    • 제14권2호
    • /
    • pp.87-96
    • /
    • 2019
  • Low power issue is one of the most critical problems in the Internet of Things (IoT), which are powered by battery. To solve this problem, various approaches have been presented so far. In this paper, we propose a method to reduce the power consumption by reducing the numbers of accesses into the flash memory consuming a large amount of power for on-chip software execution. Our approach is based on using cooperative logging structure to distribute the sampling overhead in single sensor node to adjacent nodes in case of rare-event applications. The proposed algorithm to identify event occurrence is newly introduced with negative feedback method by observing difference between past data and recent data coming from the sensor. When an event with need of flash access is determined, the proposed approach only allows access to write the sampled data in flash memory. The proposed event detection algorithm (EDA) result in 30% reduction of power consumption compared to the conventional flash write scheme for all cases of event. The sampled data from the sensor is first traced into the random access memory (RAM), and write access to the flash memory is delayed until the page buffer of the on-chip flash memory controller in the micro controller unit (MCU) is full of the numbers of the traced data, thereby reducing the frequency of accessing flash memory. This technique additionally reduces power consumption by 40% compared to flash-write all data. By sharing the sampling information via LoRa channel, the overhead in sampling data is distributed, to reduce the sampling load on each node, so that the 66% reduction of total power consumption is achieved in several IoT edge nodes by removing the sampling operation of duplicated data.

광대역성 2단 Power divider와 매칭 Hybrid coupler를 이용한 Six-port 위상 상관기 설계 및 제작 (Design and Fabrication of Six-port Phase Correlator using Wideband Two Section power divider and Matching Hybrid Coupler)

  • 유재두;김영완
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2008년도 춘계종합학술대회 A
    • /
    • pp.129-132
    • /
    • 2008
  • Six-port 위상 상관기는 한 개의 divider와 세 개의 coupler로 구성되어 진다. 일반적인 wilkinson power divider와 $90^{\circ}$ hybrid coupler를 결합하여 제작시 10% 미만의 대역특성을 갖는다. 본 논문에서는 대역폭이 33%인 2 section power divider와 15%인 external matching $90^{\circ}$ hybrid coupler 세 개를 이용하여 six-port 위상 상관기를 시뮬레이션 후 제작하였다. ADS를 이용한 시뮬레이션 결과 중심 주파수 2.5GHz에서 RF port, LO port 모두 15%의 대역폭을 얻을 수 있었다. 이러한 시뮬레이션 결과를 바탕으로 실제 제작한 six-port 위상 상관기는 손실이 증가 하였으나 비슷한 대역폭(600MHz)을 얻을 수 있었다. 또 이 구간에서의 위상 오차는 약 $5^{\circ}$로 양호한 특성을 얻었다.

  • PDF