• 제목/요약/키워드: LDDS

검색결과 2건 처리시간 0.015초

Channel and Gate Workfunction-Engineered CNTFETs for Low-Power and High-Speed Logic and Memory Applications

  • Wang, Wei;Xu, Hongsong;Huang, Zhicheng;Zhang, Lu;Wang, Huan;Jiang, Sitao;Xu, Min;Gao, Jian
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제16권1호
    • /
    • pp.91-105
    • /
    • 2016
  • Carbon Nanotube Field-Effect Transistors (CNTFETs) have been studied as candidates for post Si CMOS owing to the better electrostatic control and high mobility. To enhance the immunity against short - channel effects (SCEs), the novel channel and gate engineered architectures have been proposed to improve CNTFETs performance. This work presents a comprehensive study of the influence of channel and gate engineering on the CNTFET switching, high frequency and circuit level performance of carbon nanotube field-effect transistors (CNTFETs). At device level, the effects of channel and gate engineering on the switching and high frequency characteristics for CNTFET have been theoretically investigated by using a quantum kinetic model. This model is based on two-dimensional non-equilibrium Green's functions (NEGF) solved self - consistently with Poisson's equations. It is revealed that hetero - material - gate and lightly doped drain and source CNTFET (HMG - LDDS - CNTFET) structure can significantly reduce leakage current, enhance control ability of the gate on channel, improve the switching speed, and is more suitable for use in low power, high frequency circuits. At circuit level, using the HSPICE with look - up table(LUT) based Verilog - A models, the impact of the channel and gate engineering on basic digital circuits (inverter, static random access memory cell) have been investigated systematically. The performance parameters of circuits have been calculated and the optimum metal gate workfunction combinations of ${\Phi}_{M1}/{\Phi}_{M2}$ have been concluded in terms of power consumption, average delay, stability, energy consumption and power - delay product (PDP). In addition, we discuss and compare the CNTFET-based circuit designs of various logic gates, including ternary and binary logic. Simulation results indicate that LDDS - HMG - CNTFET circuits with ternary logic gate design have significantly better performance in comparison with other structures.

위치 기반 서비스에서 서술 기반의 시멘틱 프리페칭 기법을 이용한 동적 질의 처리 (Dynamic Query Processing Using Description-Based Semantic Prefetching Scheme in Location-Based Services)

  • 강상원;송의성
    • 한국정보과학회논문지:데이타베이스
    • /
    • 제34권5호
    • /
    • pp.448-464
    • /
    • 2007
  • 위치 기반 서비스는 질의하는 클라이언트의 위치에 따라 질의에 대한 결과를 제공한다. 위치 기반 서비스에서, 전통적인 캐싱과 프리페칭 같은 기법은 서버로부터의 데이타 전송과 질의 응답 시간을 감소시키기에 효과적인 접근 방법이다. 그러나 클라이언트의 다양한 이동성과 질의 패턴으로 이들 기법은 캐시의 비효율성과 네트워크 부하를 초래할 수 있다. 이러한 단점들을 해결하기 위해, 사용자가 요구한 질의와 질의 결과를 표현하는 세그먼트들의 집합으로 정의된, 서술을 이용하여 프리페칭 세그먼트 개념과 개선된 캐시 교체 전략을 함께 사용하는 시멘틱 프리페칭 기법을 제안한다. 이동 클라이언트는 시멘틱 프리페칭 영역이라고 불리는 서비스 영역에 진입할 때 서버로부터 미리 필요한 시멘틱 정보를 가져온다. 이동 컴퓨팅 환경에서 클라이언트는 위치 종속 데이타의 질의 처리를 위해 캐시에 미리 그 정보를 유지한다. 제안 기법의 성능은 사용자 이동성과 질의 패턴, 위치 종속 데이타의 분포, 적용 캐시 교체 전략과 같은 다양한 환경 변수와 관련 지어 조사된다. 시뮬레이션 결과는 제안 기법이 영역 질의와 최 근접 질의에 대해 기존 기법보다 효율적임을 보여준다. 추가로, 질의 처리에 두 질의를 동적으로 반영하여 적용하면 성능이 향상됨을 알 수 있다.