• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 추계학술대회 논문집 학회본부 C
• /
• pp.1054-1056
• /
• 1999

It is necessary to install the arc generation facility to obtain the important technology for the design of breakers and switches, and the improvement of their performance and reliability. With this facility it is possible to study the characteristics of Arc in air/gas/vacuum insulation environment. The arc generation facility briefly consists of capacitor bank which can charge enormous energy, an air-core reactor, and several measurement equipments. This facility can simulates the arc phenomena in breakers and switches by means of generating high currents. In order to the protect electrode damage during the arcing time in arc extinguishing chamber, we installed auxiliary current source in addition to main capacitor bank, This auxiliary current source produces relatively small arc between electrodes before high current generation by main capacitor bank. Therefore it is possible to observe and measure the arcing phenomenon without damage of electrodes.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.195-196
• /
• 2007

Since the digital TV signal band is very wide ($54{\sim}806MHz$), the VCO used in the frequency synthesizer must also have a wide frequency tuning range. Multiple LC VCOs have been used to cover such wide frequency band. However, the chip area increases due to the increased number of integrated inductors. In this paper, a scheme is proposed to cover the full band using only one VCO. The RF VCO block designed using a 0.18um CMOS process consists of a wideband LC VCO, five divide-by-2 circuits and several buffers. The simulation results show that the designed circuit has a phase noise at 10kHz better than -87dBc/Hz throughout the signal band and consumes 10mA from a 1.8V supply.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 C
• /
• pp.2113-2115
• /
• 2000

It is necessary to install the arc generation facility in order to obtain the important technology for the design of breakers and switches, and for the improvement of their performance and reliability. With this facility, it is possible, to study the characteristics of Arc in air/gas/vacuum insulation environment. The facility briefly consists of capacitor bank which can charge enormous energy, an air-core reactor, experimental arc-chamber, and several measurement equipments. This facility can simulates the arc phenomena in breakers and switches by means of generating high currents. In order to study the arc phenomena in SF6 gas and vacuum and to test the quenching performance of the extinguishing chambers which are developing. we made experimental $SF_6$gas/vacuum chambers and measured several parameter's of chambers. And besides we visualized arc ignition and arc movement by means of high speed camera.

• 대한전자공학회논문지TC
• /
• 제45권8호
• /
• pp.28-34
• /
• 2008

MRI(magnetic resonance imaging)의 신호검출기로 활용 가능한 간단한 형태의 자기장 검출기를 제안하였다. 제안된 검출기는 SRR(split ring resonator)이라고 하는 음의 투자율을 구현하는데 최초 사용되었던 일종의 LC 공진회로와 간단한 루프안테나를 유도성 결합시킨 것으로 기존의 MRI 신호검출기에 비해 단순한 구성으로 유사한 감도를 가질 수 있음을 확인하였다.

• Journal of electromagnetic engineering and science
• /
• 제6권1호
• /
• pp.30-35
• /
• 2006

This paper describes fully integrated low phase noise MMIC voltage controlled oscillators(VCOs). The Asymmetrical Inductance Tank VCO(AIT-VCO), which optimize the shortcoming of the previous tank's inductance optimization approach, has lower phase noise performance due to achieving higher equivalent parallel resistance and Q value of the tank. This VCO features an output power signal in the range of - 11.53 dBm and a tuning range of 261 MHz or 15.2 % of its operating frequency. This VCO exhibits a phase noise of - 117.3 dBc/Hz at a frequency offset of 100 kHz from carrier. A phase noise reduction of 15 dB was achieved relative to only one spiral inductor. The AIT-VCO achieved low very low figure of merit of -184.6 dBc/Hz. The die area, including buffers and bond pads, is $0.9{\times}0.9mm^2$.

• 조명전기설비학회논문지
• /
• 제23권6호
• /
• pp.24-30
• /
• 2009

본 논문에서는 HID 램프의 점등을 위한 3종의 점화기 비교 및 구동원리를 나타내었다. 또한 점화기와 램프사이의 케이블 길이에 따른 특성을 이론적 검증과 실험을 통하여 분석하였다. 점등전압은 점화기 구조와 케이블 길이 및 특성에 따라 달라지기 때문에 현장에서 많은 문제점을 안고 있다. 따라서 본 논문에서는 LC공진 타입의 점화기, Arc gap을 이용한 점화기, 주파수 가변을 동한 점화기를 대상으로 케이블 25[m] 거리에서 측정 및 분석하였다. 각각의 점화기 비교 및 케이블 특성을 분석하여 현장에서의 문제점을 해결할 방안을 제시하였다.

• 한국정보통신학회논문지
• /
• 제24권2호
• /
• pp.325-328
• /
• 2020

This paper demonstrated a voltage-controlled oscillator (VCO) using cost-effective (1-poly 6-metal) mixed signal standard CMOS process. To have the high-quality factor inductor in LC resonator with thin metal thickness, patterned-ground shields (PGS) was adopted under the spiral to effectively reduce the ac current of low resistive Si substrate. And, because of thin top-metal compared with that of RF option (2 ㎛), we make electrically connect between the top metal (M6) and the next metal (M5) by great number of via array along the metal traces. The circuit operated from 2.48 GHz to 2.62 GHz tuned by accumulation-mode varactor device. And the measured phase noise of LC VCO has -123.7 dBc/Hz at 1MHz offset at 2.62 GHz and the dc-power consumption shows 2.07 mW with 1.8V supply voltage, respectively.

• 전기전자학회논문지
• /
• 제13권2호
• /
• pp.118-125
• /
• 2009

통신시스템에서 데이터 전송이 고속으로 이루어지면서, 하드웨어의 복잡성, 전력소모, 가격 등의 이유로 클럭을 제외한 데이터만 수신단으로 보내는 방식이 사용되어지고 있다. 따라서, 고속으로 수신된 데이터에서 클럭 신호를 추출하는 것이 필요하며, 추출된 클럭을 이용하여 데이터를 복원하는 클럭/데이터 복원회로(CDR)에 관한 연구가 활발히 이루어지고 있다. 본 논문에서는 0.18um CMOS 공정을 이용하여 10Gbps CDR 회로를 설계하였다. 전력소모와 회로의 복잡도를 줄이기 위해 quarter-rate bang-bang 유형의 위상 검출기를 사용하였으며, 지터 특성 향상을 위해 LC 유형의 4단 VCO를 사용하였다. 모의실험 결과, 설계된 CDR 회로는 1.8V 전원전압에서 80mW의 전력을 소모하며, 2.2ps,pp의 클럭 지터 특성을 보인다. 패드를 제외한 칩 레이아웃 면적은 1.26mm$\times$1.05mm이다.

• 한국전자파학회논문지
• /
• 제28권12호
• /
• pp.941-947
• /
• 2017

본 논문에서는 $0.35{\mu}m$ CMOS 공정으로 FRS 대역 무전기용 반송파 신호를 쿼드러쳐(Quadrature) 형식으로 출력하는 Fractional-N 위상 고정루프(PLL) 주파수 합성기를 설계 및 제작하였다. 설계한 주파수 합성기의 주요 블록은 전압 제어 발진기(VCO), 전하 펌프(CP), 루프 필터(LF), 위상 주파수 검출기(PFD) 그리고 주파수 분주기이다. VCO는 우수한 위상잡음과 전력 특성을 얻을 수 있는 LC 공진 방식으로 설계했고, CP는 참조 주파수에 따라 펌핑 전류를 조절할 수 있도록 설계하였다. 주파수 분주기는 16분주의 전치 분주기와 3차 델타-시그마 모듈레이터($3^{rd}$ DSM) 방식의 Fractional-N 분주기로 설계하였다. LF는 외부의 3차 RC 루프 필터로 구성하였다. 측정결과, 주파수 합성기의 동작 주파수 영역은 최소 460 MHz에서 최대 510 MHz이고, 출력전력으로는 약 -3.86 dBm을 얻었다. 출력의 위상잡음은 100 Hz offset 주파수에서 -94.8 dBc/Hz이며 위상 루프 고착 시간은 약 $300{\mu}s$이다.

• 한국전자파학회논문지
• /
• 제22권9호
• /
• pp.904-911
• /
• 2011

본 논문에서는 도파관 여파기 설계에 유용한 이중 공진 구조를 제안하였다. 본 구조는 리지가 있는 원형 개구와 네 개의 팔(arm)을 갖는 사각형 도체 패치가 결합된 아이리스 형태로서 한 개의 통과 대역과 그 양쪽에 두개의 저지 대역이 동시에 나타나는 이중 공진 특성을 갖는다. 이러한 공진 특성은 LC-병렬 공진 회로와 직렬 공진 회로가 결합된 등가 회로를 통하여 잘 설명되고, 구조의 파라미터를 조정하여 쉽게 조절할 수 있다. 실제 구조는 마이크로스트립을 에칭하여 도파관의 단면에 삽입하기 쉬운 아이리스 형태로 구현되었다. WR-90 규격의 도파관 및 어댑터, VNA를 사용하여 이 공진 구조의 투과 특성을 측정하였다. 제안된 구조의 이중 공진 특성은 도파관 여파기 설계 및 스커트 특성 개선에 유용할 것으로 기대된다.