• JSTS:Journal of Semiconductor Technology and Science
• /
• v.1 no.1
• /
• pp.40-49
• /
• 2001

We have developed a repeatable process of forming uniform, small-size and high-density self-assembled Si nano-crystals. The Si nano-crystals were fabricated in a conventional LPCVD (low pressure chemical vapor deposition) reactor at $620^{\circ}c$ for 15 sec. The nano-crystals were spherical shaped with about 4.5 nm in diameter and density of $5{\times}l0^{11}/$\textrm{cm}^2$. More uniform dots were fabricated on nitride film than on oxide film. To take advantage of the above-mentioned characteristics of nitride film while keeping the high interface quality between the tunneling dielectrics and the Si substrate, nitride-oxide tunneling dielectrics is proposed in n-channel device. For the first time, the single electron effect at room temperature, which shows a saturation of threshold voltage in a range of gate voltages with a periodicity of ${\Delta}Ｖ_{GS}\;{\approx}\;1.7{\;}V$, corresponding to single and multiple electron storage is reported. The feasibility of p-channel nano-crystal memory with thin oxide in direct tunneling regime is demonstrated. The programming mechanisms of p-channel nano-crystal memory were investigated by charge separation technique. For small gate programming voltage, hole tunneling component from inversion layer is dominant. However, valence band electron tunneling component from the valence band in the nano-crystal becomes dominant for large gate voltage. Finally, the comparison of retention between programmed holes and electrons shows that holes have longer retention time.

• Korean Journal of Materials Research
• /
• v.14 no.2
• /
• pp.90-93
• /
• 2004

Silicon dioxide thin films were deposited on p-type Si (100) substrates by atomic layer deposition (ALD) method using alternating exposures of $SiH_2$$Cl_2$ and $O_3$ at $300^{\circ}C$. $O_3$ was generated by corona discharge inside the delivery line of $O_2$. The oxide film was deposited mainly from $O_3$ not from $O_2$, because the deposited film was not observed without corona discharge under the same process conditions. The growth rate of the deposited films increased linearly with increasing the exposures of $SiH_2$$Cl_2$ and $O_3$ simultaneously, and was saturated at approximately 0.35 nm/cycle with the reactant exposures over $3.6 ${\times}$ 10^{9}$ /L. At a fixed $SiH_2$$Cl_2$ exposure of $1.2 ${\times}$ 10^{9}$L, growth rate increased with $O_3$ exposure and was saturated at approximately 0.28 nm/cycle with $O_3$ exposures over$ 2.4 ${\times}$ 10^{9}$ L. The composition of the deposited film also varied with the exposure of $O_3$. The [O]/[Si] ratio gradually increased up to 2 with increasing the exposure of $O_3$. Finally, the characteristics of ALD films were compared with those of the silicon oxide films deposited by conventional chemical vapor deposition (CVD) methods. The silicon oxide film prepared by ALD at $300^{\circ}C$ showed better stoichiometry and wet etch rate than those of the silicon oxide films deposited by low-pressure CVD (LPCVD) and atmospheric-pressure CVD (APCVD) at the deposition temperatures ranging from 400 to $800^{\circ}C$.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.11a
• /
• pp.60-60
• /
• 2003

디자인 룰에 의해 Gate Length 가 100nm 이하로 줄어듦에 따라 Gate delay 감소와 Switch speed 향상을 위해 보다 더 큰 drive current 를 요구하게 되었다. 본 연구는 dirve current 를 증가시키기 위해 고안된 Strained Si substrate 를 만들기 위한 SiGe layer 성장에 관한 연구이다. SiGe layer를 성장시킬 때 SiH$_4$ gas와 GeH$_4$ gas를 furnace에 flow시켜 Chemical 반응에 의해 Si Substrate를 성장시키는 LPCVD(low pressure chemical vapor depositio)법을 사용하였고 SIMS와 nanospec을 이용하여 박막 두께 및 Ge concentration을 측정하였고, AFM으로 surface의 roughness를 측정하였다. 본 연구에서 우리는 10,20,30,40%의 Ge concentration을 갖는 10nm 이하의 SiGe layer를 얻기 위하여 l0nm 이하의 fixed 된 두께로 SiGe layer를 성장시킬 때 temperature, GeH$_4$ gas pre-flow, SiH$_4$ 와 GeH$_4$의 gas ratio를 변화시켜 성장시킨 후 Ge 의 concentration과 실제 형성된 두께를 측정하였고, SiGe의 mole fraction의 변화에 따른 surface의 roughness 를 측정하였다. 그 결과 10 nm의 두께에서 temperature, GeH$_4$ gas pre-flow, SiH$_4$ 와 GeH$_4$ 의 gas ratio의 변화와 Ge concentration 과의 의존성을 확인 할 수 있었고, SiGe 의 mole traction이 증가하였을 때 surfcace의 roughness 가 증가함을 알 수 있었다. 이 연구 결과는 strained Si 가 가지고 있는 strained Si 내에서 n-FET 와 P-FET사이의 불균형에 대한 해결과 좀 더 발전된 형태인 fully Depleted Strained Si 제작에 기여할 것으로 보인다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.153-153
• /
• 1999

platinum 유기착화합물을 사용하여 유리 기판 위에 Pt를 증착시켰다. Pt를 증착하기 위하여 Pt 착화합물을 용해 시킨 후, 유리 기판을 용액속에 담근 후 가열하여 Pt막을 증착하였다. 증착 후 Pt의 면저항은 200~75$\Omega$의 값을 나타내어 비교적 높은 저항값을 나타내었다. 높은 저항값을 낮추기 위해 진공 10-5Torr에서 50, 100, 150, 25$0^{\circ}C$로 열처리를 하였다. 이러한 저항값을 변화의 원인을 살펴보기 위하여 X-선 회절법을 이용하여 결정성의 변화를 살펴보았고, 화학적 조성의 변화는 X-ray 광전자 분광법을 이용하여 조사하였다. 열처리 전 Pt막은 비정질 상태를 나타내었으나, 6$0^{\circ}C$에서 30분간 열처리한 후에는 결정성이 증가하는 것으로 관찰되었다. 열처리 후 결정방향은 {111] 방향이 주 방향이였으며 [002] 방향의 피크도 관찰되었다. 따라서 성장된 막은 다결정 막임을 알 수 있었다. XPS를 이용하여 조성을 조사하여 본 결과 열처리하지 않은 시료의 경우 유기물과 반응하여 Pt의 피크가 넓게 나타나나 열처리 후에는 유기물이 분해되어 Pt의 고유한 피크를 관찰할 수 있었다. 따라서 전기전도도의 변화는 유기물의 분해를 통하여 순수한 Pt로 변해가면서 감소하는 것으로 생각되어 지며 결정성 또한 전기전도도 변화에 중요한 역할을 함을 알 수 있었다. 기존의 방법을 이용하여 Pt를 증착할 경우 기판과 쉽게 박리 되는 현상이 관찰되었으나 본 방법을 이용하여 증착된 Pt 박막의 경우 열처리 후에는 기판과의 접착력이 기존의 방법보다 뛰어나 박리되는 현상이 관찰되지 않았다.$ 이상에서 안정한 것을 볼 수 있었다. 텅스텐 박막은 $\alpha$ 및 $\beta$-W 구조를 가질 수 있으나 본 연구에서 성장된 텅스텐은 $\alpha$-W 구조를 가지는 것을 XRD 측정으로 확인하였다. 성장된 텅스텐 박막의 저항은 구조에 따라서 변화되는 것으로 알려져 있다. 증착조건에 따른 저항의 변화는 SiH4 대 WF6의 가스비, 증착온도에 따라서 변화하였다. 특히 온도가 40$0^{\circ}C$ 이상, SiH4/WF6의 비가 0.2일 경우 텅스텐을 증착시킨 후에 열처리를 거치지 않은 경우에도 기존에 발표된 저항률인 10$\mu$$\Omega$.cm 대의 값을 얻을 수 있었다. 본 연구를 통하여 산화막과의 접착성 문제를 해결하고 낮은 저항을 얻을 수 있었으나, 텅스텐 박막의 성장과정에 의한 게이트 산화막의 열화는 심각학 문제를 야기하였다. 즉, LPCVD 과정에서 발생한 불소 또는 불소 화합물이 게이트의 산화막에 결함을 발생시킴을 확인하였다. 향후, 불소에 의한 게이트 산화막의 열화를 최소화시킬 수 있는 공정 조건의 최저고하 또는 대체게이트 산화막이 적용될 경우, 개발된 연구 결과를 산업체로 이전할 수 있는 가능성이 높을 것을 기대된다.박막 형성 메카니즘에 큰 영향을 미침을 알 수 있었다. 또한 은의 전기화학적 다층박막 성장은 MSM (monolayer-simultaneous-multilayer) 메카니즘을 따름을 확인하였다. 마지막으로 구조 및 양이 규칙적으로 조절되는 전극의 응용가능성이 간단히 논의될 것이다.l 성장을 하였다는 것을 알 수 있었다. 결정성