• 제목/요약/키워드: Intellectual property(IP)

검색결과 153건 처리시간 0.028초

스타트업의 지식재산 비중과 자금조달의 비선형 관계: 창업자 지식수준의 조절효과 (Non-linear Relationship Between IP Proportion of Startup and Financing Performance: Moderating Role of Founder's Education Level)

  • 정두희
    • 벤처창업연구
    • /
    • 제14권5호
    • /
    • pp.1-11
    • /
    • 2019
  • 스타트업의 생존 및 성장에 있어서 자금조달은 매우 중요한 역할을 한다. 이 연구에서는 스타트업의 자금조달 성과를 향상시키는 주요 요인을 탐구한다. 이를 위해 스타트업의 지식재산 보유수준과 자금조달 성과의 관계를 분석한다. 또한 스타트업의 자금조달에 있어서 창업자 지식수준이 미치는 영향을 확인하며, 스타트업의 지식재산 비중과 자금조달의 관계에 대한 창업자 지식수준의 조절적 영향을 분석한다. 국내 창업자 및 예비창업자 331명의 설문조사 응답 데이터를 기반으로 분석한 결과, 스타트업의 지식재산 비중과 자금조달 성과 사이에는 역 U자형의 비선형 관계가 존재한다는 점을 발견했다. 창업자의 학력은 자금조달 성과에 정(+)의 영향을 미치지만, 창업자 학력은 스타트업의 지식재산 비중과 자금조달 성과의 관계를 음(-)의 방향으로 조절하는 것으로 나타났다. 이러한 연구는 스타트업의 자금조달 성과를 극대화하기 위해서는 적절한 수준의 지식재산 비중을 유지하는 게 필요함을 시사한다. 또한 창업자가 고학력자일수록 자금조달에 유리하지만, 창업자의 학력은 스타트업의 자금조달에 대한 지식재산의 효과를 감소시키기 때문에 창업자의 지식수준에 따라 지식재산 비중을 차별적으로 조절하는 전략이 필요함을 시사한다. 이 연구는 신호이론에 기반하여 스타트업의 자금조달 성과를 높이기 위한 새로운 지식재산 전략을 제시한다는 점에서 의의를 지닌다.

한국 제조업의 기술혁신성과 보호전략 결정요인에 대한 연구: 지적재산권 보호를 중심으로 (A Study on the Determinants of IP Protection of Innovation Results in Korean Manufacturing Sector)

  • 박규호
    • 기술혁신연구
    • /
    • 제14권3호
    • /
    • pp.1-21
    • /
    • 2006
  • The explosion in creation and utilization of IP including Patent since 1980s has been regarded as typical trend affecting the environment for technological innovation. Korea also has shown massive creation of IP. These stimulate the focused interest on the effectiveness of IP for protecting the innovation output. We try to analyze the determinants of this effectiveness in Korean manufacturing sector in terms of the charactenstics of firm's innovation strategy. It is shown that, for protection for product innovation, as being larger, and as having made innovation, the IP protection is regarded as effective, and firms making cooperative R&D have a higher possibility of using IP protection. And larger firms give a higher recognition to effectiveness of IP protection irrespective of the types of innovation such as product innovation and process innovation.

  • PDF

웹툰IP를 이용한 모바일게임의 성공 요인에 관한 연구 (A Study on the Success Factors of Mobile Game Using Webtoon IP)

  • 김석순;김효남
    • 한국컴퓨터정보학회:학술대회논문집
    • /
    • 한국컴퓨터정보학회 2020년도 제62차 하계학술대회논문집 28권2호
    • /
    • pp.539-542
    • /
    • 2020
  • 모바일 게임의 시장에서 기존 PC 게임, 애니메이션, 웹툰 등 원작 IP를 활용한 게임들이 늘고 있다. 그중 웹툰 IP를 활용하여 제작되는 게임이 종종 출시되고 있지만 흥행하지 못하는 게 현재의 웹툰 IP 게임의 상황이다. 본 논문에서는 원작 IP 중 웹툰 IP를 기반으로 제작한 게임들의 특징을 살펴보고 성공요소와 실패요소에 대해 분석한다. 본 논문에서 제시한 성공요소와 실패요소는 웹툰 IP를 기반으로 게임을 개발할 때 고려할 요소로 활용할 수 있을 것이다.

  • PDF

원작IP를 활용한 모바일 게임의 성공 요인에 관한 연구 (A Study on the Success Factors of Mobile Game Using Original IP)

  • 최규리;이종원
    • 한국컴퓨터정보학회:학술대회논문집
    • /
    • 한국컴퓨터정보학회 2020년도 제61차 동계학술대회논문집 28권1호
    • /
    • pp.213-216
    • /
    • 2020
  • 모바일 게임의 시장에서 기존 PC 게임, 애니메이션, 웹툰 등 원작 IP를 활용한 게임들이 늘고 있다. 원작 IP를 활용하면서 기존 팬들과 대중들의 관심을 받을 수 있지만 모든 게임이 성공하지는 못하고 있다. 본 논문에서는 원작 IP를 기반으로 성공한 게임들의 특징을 살펴보고 성공요소에 대한 공통점을 분석한다. 본 논문에서 제시한 성공 요소는 원작 IP를 기반으로 게임을 개발할 때 고려할 요소로 활용할 수 있을 것이다.

  • PDF

IT-SoC Fair 2006 결과보고

  • IT-SOC협회
    • IT SoC Magazine
    • /
    • 통권16호
    • /
    • pp.10-11
    • /
    • 2006
  • 정보통신부가 주최하고 정보통신연구진흥원, IT-SoC협회, 한국전자통신연구원이 주관하는 ‘IT-SoC Fair 2006’이 지난 11월 1일~2일 양일간 COEX 인도양홀에서 개최되었다. 이 행사는 Fabless 반도체업체들이 중심이 되는 SoC(System on Chip)/IP(Silicon Intellectual Property)전문 전시회로 IT 핵심부품산업을 진흥하고자 하는 취지로 매년 개최되는 행사이다.

  • PDF

복소수 승산기 코어의 파라미터화된 소프트 IP 설계 (Parameterized Soft IP Design of Complex-number Multiplier Core)

  • 양대성;이승기;신경욱
    • 한국통신학회논문지
    • /
    • 제26권10B호
    • /
    • pp.1482-1490
    • /
    • 2001
  • 디지털 통신 시스템 및 신호처리 회로의 핵심 연산블록으로 사용될 수 있는 복소수 승산기 코어의 파라미터화된 소프트 IP (Intellectual Property)를 설계하였다. 승산기는 응용분야에 따라 요구되는 비트 수가 매우 다양하므로, 승산기 코어 IP는 비트 수를 파라미터화하여 설계하는 것이 필요하다. 본 논문에서는 복소수 승산기의 비트 수를 파라미터화 함으로써 사용자의 필요에 따라 승수와 피승수를 8-b∼24-b 범위에서 2-b 단위로 선택하여 사용할 수 있도록 하였으며, GUI 환경의 코어 생성기 PCMUL_GEN는 지정된 비트 크기를 갖는 복소수 승산기의 VHDL 모델을 생성한다. 복소수 승산기 코어 IP는 redundant binary (RB) 수치계와 본 논문에서 제안하는 새로운 radix-4 Booth 인코딩/디코딩 회로를 적용하여 설계되었으며, 이를 통해 기존의 방식보다 단순화된 내부 구조와 고속/저전력 특성을 갖는다. 설계된 IP는 Xilinx FPGA로 구현하여 기능을 검증하였다.

  • PDF

정보통신(IT) 분야에서의 제 3자 지적재산 침해에 따른 IMPLIED WARRANTY에 관한 고찰 (IMPLIED WARRANTY Concerning the Intellectual Property Infringement in the Field of the Information Technology(IT))

  • 조지홍
    • 한국통신학회논문지
    • /
    • 제36권5B호
    • /
    • pp.484-489
    • /
    • 2011
  • 우리나라 IT중소기업은 대부분 핵심적인 기술을 가진 기업에게 부품을 수급받고, 이를 조립하여 대기업에 납품하는 기업이 많다. IT 중소기업의 현실적인 지적재산관련 문제는 직접적인 소송 혹은 클레임의 문제가 아니라 계약상의 제 3자 지적재산 침해문제 혹은 계약이 없을 경우에는 각 준거법상의 묵시적 손해배상 책임의 문제이나, IT중소기업의 협상력이 크지 않기 때문에 계약상에 명시적인 보증조항을 삽입할 수 없고, 각 준거법상으로도 소송의 경제성이 없는 경우가 많아서 실효성이 없기 때문에 이에 대해서 정부기관 및 산하 연구기관에서 연구을 하여 개선안을 도출해야한다고 생각된다.

표준과 지적재산의 시너지효과 창출: 혁신 장려와 마켓 성장의 원동력 ("Creating a Synergy between Standards and Intellectual Property Drives Innovation and Spurs Market Growth")

  • Chuck Adams, W. Charlton
    • Patent21
    • /
    • 통권93호
    • /
    • pp.30-37
    • /
    • 2011
  • 지적재산(IP)은 때때로 이해당사자들 간의 이익에 대항하여 신뢰의 기반을 약하게 만들고 그 과정을 더디게 만들지만, 표준 발전에 있어서는 필수적이다. 더디게 진행되거나 실재하지 않는 표준의 발전은 국제적으로 인정된 표준을 발전시킬 수 있는 잠재적 시장의 손실로 직결된다. 표준 발전 기관들(SDO)은 공정성과 신뢰를 확실히 다짐으로써 새로운 시장을 형성할 수 있다. IEEE 표준 협회 (IEEE-SA)는 표준발전기관으로서, 국제적으로 인정된 특허 정책을 가지고 그 결과를 용이하게 만들 수 있도록 특정한 단계를 정의하고 있다. 이 칼럼은 IEEE-SA의 정책 수립에 지침서가 되는 근본적인 원칙들과, 정책의 다섯 가지 주요 요소들을 설명하고, 표준개발자들과 관계자들이 표준 형성 과정의 성공과 시장발전의 도모를 위한 특정한 기대치에 동의할 수 있도록 하는 IP와 표준의 통합과정을 제시한다.

  • PDF

XML4IP를 통한 지재권 정보 표준화 동향 (Trends Research for Intellectual Property Rights Information by XML4IP)

  • 이혜진;서태설;최현규
    • 한국콘텐츠학회:학술대회논문집
    • /
    • 한국콘텐츠학회 2011년도 춘계 종합학술대회 논문집
    • /
    • pp.345-346
    • /
    • 2011
  • XML4IP는 현재 세계지적재산권기구(WIPO)가 특허, 디자인, 상표 정보를 교환하는데 상호운영성을 지향하기 위해 개발하고 있는 표준이다. XML4IP는 단순히 지재권 데이터를 처리하고 교환하는 것 뿐만 아니라 현존하고 있는 각각의 지재권 정보 표준을 대체하는 것을 목적으로 하고 있다. 이에 XML4IP의 현재까지 진행된 표준 내용 및 각국 특허청의 논의내용을 분석하였고, 세계 각국이 지향하는 지재권 정보 처리 방안에 대한 의견을 종합하였다.

  • PDF

PMIC용 저면적 Dual Port eFuse OTP 메모리 IP 설계 (Deign of Small-Area Dual-Port eFuse OTP Memory IP for Power ICs)

  • 박헌;이승훈;박무훈;하판봉;김영희
    • 한국정보전자통신기술학회논문지
    • /
    • 제8권4호
    • /
    • pp.310-318
    • /
    • 2015
  • 본 논문에서는 cell 사이즈가 작은 dual port eFuse OTP(One-Time Programmable)를 사용하면서 VREF(Reference Voltage) 회로를 eFuse OTP IP(Intellectual Property)에 하나만 사용하고 S/A(Sense Amplifier) 기반의 D F/F을 사용하는 BL(Bit-Line) 센싱 회로를 제안하였다. 제안된 센싱 기술은 read current를 6.399mA에서 3.887mA로 줄일 수 있다. 그리고 아날로그 센싱을 하므로 program-verify-read 모드와 read 모드에서 프로그램된 eFuse의 센싱 저항은 각각 $9k{\Omega}$, $5k{\Omega}$으로 낮출 수 있다. 그리고 설계된 32비트 eFuse OTP 메모리의 레이아웃 면적은 $187.845{\mu}m{\times}113.180{\mu}m$ ($=0.0213mm^2$)으로 저면적 구현이 가능한 것을 확인하였다.