• 전자공학회논문지C
• /
• 제36C권9호
• /
• pp.54-65
• /
• 1999

집적도 및 동작속도의 증가에 따라 설계과정에서 전력소모를 예측하는 것이 TTM(time to market)의 감소를 위해 중요한 문제로 대두되고 있다. 본 논문에서는 CMOS 게이트의 최대소모전력을 예측할 수 있는 예측모델을 제안하였다. 이 모델은 최대소모전력에 대한 계산모델이며, CMOS 게이트를 구성하는 MOSFET 및 게이트의 동작특성, 그리고 게이트의 입력신호 특성을 포함하여 형성하였다. 모델의 설정 절차로는, 먼저 CMOS 인버터에 대한 최대소모전력 예측모델을 형성하고, 다입력 CMOS 게이트를 CMOS 인버터로 변환하는 모델을 제안하여, 변환모델로 변환된 결과를 인버터의 최대소모전력 예측모델에 적용하는 방법을 택함으로서 일반적인 CMOS 게이트에 적용할 수 있도록 하였다. 제안된 모델을 $0.6{\mu}m$ 설계규칙으로 설계한 회로의 HSPICE 시뮬레이션 결과와 비교한 결과, 게이트 변환모델은 SPICE와 5%이내의 상대오차율을 보였으며, 최대소모전력 예측모델은 10% 이내의 상대오차율을 보여 충분히 정확한 모델임을 입증하였다. 또한 제안된 모델에 의한 계산시간이 SPICE 시뮬레이션보다 30배 이상의 계산속도를 보여, 전력예측을 위해 본 논문에서 제안한 모델이 매우 효과적임을 보였다.

• Journal of Electrical Engineering and Technology
• /
• 제11권6호
• /
• pp.1527-1534
• /
• 2016

Online voltage stability monitoring using real-time measurements is one of the most important tasks in a smart grid system to maintain the grid stability. Loading margin is a good indicator for assessing the voltage stability level. This paper presents an Extreme Learning Machine (ELM) approach for estimation of voltage stability level under credible contingencies using real-time measurements from Phasor Measurement Units (PMUs). PMUs enable a much higher data sampling rate and provide synchronized measurements of real-time phasors of voltages and currents. Depth First (DF) algorithm is used for optimally placing the PMUs. To make the ELM approach applicable for a large scale power system problem, Mutual information (MI)-based feature selection is proposed to achieve the dimensionality reduction. MI-based feature selection reduces the number of network input features which reduces the network training time and improves the generalization capability. Voltage magnitudes and phase angles received from PMUs are fed as inputs to the ELM model. IEEE 30-bus test system is considered for demonstrating the effectiveness of the proposed methodology for estimating the voltage stability level under various loading conditions considering single line contingencies. Simulation results validate the suitability of the technique for fast and accurate online voltage stability assessment using PMU data.

• 조명전기설비학회논문지
• /
• 제26권4호
• /
• pp.28-34
• /
• 2012

Installing surge protection devices for a low-voltage system is important to ensure the survival of electric or electronic devices and systems. If surge protection devices (SPD) are installed without consideration of the concept of lightning protection zones, the equipment to be protected might be damaged despite the correct energy coordination of SPDs. This damage is induced by the reflection phenomena on the cable connecting an external SPD and the load protected. These reflection phenomena depend on the characteristics of the output of the external SPD, the input of the loads, and the cables between the load and the external SPD. Therefore, the SPD has an effective protection distance under the condition of the specific load and the specific voltage protection level of SPD. In this paper, PSCAD/EMTDC software is used to simulate the residual voltage characteristics of SPD Entering the low-voltage device. And by applying a certain voltage level, the effective protection distances of SPD were analyzed according to the each load and length of connecting cable, and the effectiveness of SPD were verified.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2009년도 9th International Meeting on Information Display
• /
• pp.464-465
• /
• 2009

A new level shifter using n-channel aluminum-doped zinc tin oxide (AZTO) thin film transistors (TFTs) was proposed to integrate driving circuits on qVGA panels for mobile display applications. The circuit used positive feedback loop to overcome limitations of circuits designed with oxide TFTs which is depletion mode n-channel TFTs. The measured results shows that the proposed circuit shifts 10 V input voltage to 20 V output voltage and its power consumption is 0.46 mW when the supply voltage is 20 V and the operating frequency is 10 kHz.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 춘계학술대회
• /
• pp.681-684
• /
• 2015

무선 통신 시스템에서 전력 증폭기는 신호를 원거리로 송신하기 위해 필수적인 부품이다. 일반적으로 전력증폭기는 비선형 특성을 가지고 있는 소자이며, 입력 전력이 높을수록 심한 비선형 특성을 보인다. 또한 이러한 비선형 왜곡은 신호품질을 저하시키고 인접 채널 간섭을 유발하게 된다. 전력증폭기의 비선형 특성을 선형화하기 위한 다양한 기술들이 알려져 있는데, 그 중에서 디지털 전치왜곡 방식이 디지털 신호처리를 이용하여 효과적으로 전력증폭기를 선형화 하는 것으로 알려져 있다. 하지만, 전력 증폭기가 포화 영역에서 동작 할 경우 심한 비선형 왜곡의 영향으로 전력증폭기의 선형화가 제대로 이루어지지 않는 문제가 있다. 본 논문에서는 포화 영역에서 디지털 전치왜곡 성능개선을 다루는데, 계수를 구하는 적응형 알고리즘에서 왜곡이 심한 포화영역의 입력 신호에서는 적응형 알고리즘을 동작시키지 않고 비포화 영역의 신호에서는 알고리즘을 동작시킴으로써 전치왜곡의 성능을 개선하는 방안을 제안한다. 제안하는 알고리즘을 검증하기 위해 MATLAB을 사용하여 컴퓨터 모의실험을 수행하였고, 기존의 디지털 전치왜곡 방식과의 비교 분석도 수행하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권9호
• /
• pp.504-511
• /
• 2003

논리회로 합성에서 함수의 대칭성을 이용하여 면적이나 시간 지연을 최소화하는 문제는 많은 시간동안 연구되어 왔다. 본 논문은 최근 들어 면적이나 시간지연 보다도 더 중요하게 여겨지는 전력 소모를 최소화하는데, 회로 대칭성이 어떻게 이용되는 지에 대한 연구를 소개한다. 이 논문에서 회로의 대칭성에 대한 폭넓은 정의를 소개하고, 각 대칭성간의 관계에 대해 논의하며, 각 회로의 대칭성이 어떻게 전력을 줄이는데 유용할 수 있는지에 대해 논의한다. 또한, 회로에 존재하는 주 입력(primary input)과 내부 노드사이에 존재하는 대칭성을 찾아내는 알고리즘을 소개한다. 이 논문에서 소개하는 알고리즘의 특징은 첫째, 면적이나 속도지연의 증가가 거의 없이, 전력 소모를 줄여주는 효과적인 재합성 기법이란 것이다. 둘째, 대부분의 다른 휴리스틱(heuristic) 알고리즘과는 달리, 회로의 스위칭 (switching) 양에 있어 단조 향상(monotonic improvement)을 보장한다. 이미 잘 알려진 바와 같이 CMOS 회로에서는 스위칭 양이 전력소모에 대부분을 차지하므로, 알고리즘의 적용 후에 회로가 전력 소모 면에서 계속적인 향상을 이룰 수 있게 한다는 점에서 매우 효과적이라 하겠다. 알고리즘의 효과를 검증하기 위해서, MCNC 벤치마크 회로를 이용하여 실험을 시행하였고, 실험 결과, 속도나 면적에 대한 오버헤드가 거의 없으면서 평균 12%의 전력 소모를 줄일 수 있었다.

• 대한전자공학회논문지SD
• /
• 제41권1호
• /
• pp.47-52
• /
• 2004

본 논문에서는 FTTH에 적용하기 적합한 넓은 입력 다이나믹 레인지와 낮은 비트 에러율을 갖는 CMOS 광수신기의 설계를 제안한다. 트랜스임피던스 전치증폭기의 PMOS 피드백 저항을 자신의 출력 신호의 크기에 따라 제어하여 100Mbps까지 60dB의 입력 다이나믹 레인지를 얻었다. 듀티 에러를 최소화시키기 위해 전류 거울 형태의 자동 바이어스 조절 회로를 설계하였다. 2-폴리, 3-메탈, 0.6um CMOS 공정 파라미터를 사용하여 회로 시뮬레이션을 수행하였다. 설계된 수신기는 5V의 전원을 사용할 때 100Mbps에서 130mW 이하의 전력 소비를 보였다.

• 소음진동
• /
• 제4권1호
• /
• pp.33-42
• /
• 1994

When a vibration is generated due to the misalignment, the reduction of the vibration level is not attainable unless a correct shaft alignment is conducted. In a turbine system, an alignment procedure requires quite a lot amount of expense and time. To reduce this effort, an algorithm of the turbine alignment is developed to be used in the computer program. The program consists of five parts : input, calculation, display of the results, file management, and printer output. In the input part, users must provide the data on the turbine number, the reference value of the alignment, and the number of the feet of the generator. In calculation, the moving distance of the bearing and the necessary amount of the shims are calculated. In the display and the output parts, the calculated results are displayed and calculated. In the display and the output parts, the calculated results are displayed and printed. Then, by using the file management, results and procedures conducted are saved in the floppy diskette or in the hard disk. The developed program can be run in IBM PC compatible with more than 640 KB of main memory with the operating system of MS-DOS v 3.3 or higher. It is developed for novice users with no experience or specialty in this field. The program is not only useful in the power plant application, but also helpful for recording of the alignment procedures.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2006년도 춘계학술대회 학술발표 논문집 제16권 제1호
• /
• pp.302-305
• /
• 2006

A problem that arises in most communication receivers concerns the wide variation in power level of the signals received at the antenna. These variations cause serious problems which can usually be solved in receiver design by using Automatic Gain Control (AGC). AGC is achieved by using an amplifier whose gain can be controlled by external current or voltage. However, the AGC circuit does not respond to rapid changes in the amplitude of input. If input changes instantaneously, then even if op-amps could follow the change, the envelope detector capacitor could not, since the capacitor's voltage could not change instantaneously. To alleviate this deficiency, we present Improved Automatic Gain Control Circuit (IAGCC) replacing AGC circuit to FLC.

• 대한전자공학회논문지SD
• /
• 제39권7호
• /
• pp.97-103
• /
• 2002

본 논문은 레이더 시스템이나 위성 통신용으로 사용되어지는 LVA(Logarithmic Video Amplifier) 설계에 관한 내용이다. 제안된 LVA는 입력단, 증폭단, 그리고 출력단으로 나뉘어진다. 넓은 동작 영역과 고속특성을 갖도록 새로운 직 ${\cdot}$ 병렬 구조를 제안하였으며 LVA와 전단인 Detector Diode와의 입력 범위 조절을 위하여 새로운 입력단을 설계하였다. 제안된 LVA는 1.5 um, 2-poly, 2-Metal, n-well, BiCMOS, 공정을 사용하였으며, 유효 칩 면적은 1310 um x 1540 um 고 10V 전압에서 190 mW 의 전력 소모를 나타내었다. 모의 실험 및 측정을 통하여 60 dB의 동작영역과 100 ns의 falling time을 나타내었다.