• 한국전자파학회논문지
• /
• 제13권10호
• /
• pp.998-1004
• /
• 2002

본 논문은 하나의 파일롯 신호를 이용하여 다중 캐리어를 수용하는 IMT-2000 전 대역에서 동작하는 중계기용 Feedforward 선형증폭기의 설계 및 제작에 관한 것이다. 본 논문에서 제시한 방법은 기존에 나와있는 파일롯 신호 인가 방법과는 달리 하나의 파일롯 신호를 분기하여 첫번째 루프(혼변조 신호 추출 루프)와 두번째 루프(혼변조 신호 제거 루프)에 인가함으로써, 증폭기에 입력되는 입력신호의 주파수와 레벨의 변화에 따라 자동 적응적으로 혼변조 신호들을 제거하도록 설계하였다. 제작 결과 2110 MHz - 2170 MHz 주파수 범위에서 최종 출력이 20 W$_{avg}$ 일 때 임의의 20 MHz에서 IMD 특성이 -60 dBc 이하가 됨으로써 20 dB 이상을 개선시켰으며 제안된 선형증폭기는 중계기의 다중캐리어 선형증폭기로서 적합함을 확인하였다.

• 조명전기설비학회논문지
• /
• 제20권6호
• /
• pp.43-48
• /
• 2006

본 논문에서는 마이크로파를 이용한 무선전력전송시스템을 구현하기 위해 2.45[GHz] 마이크로파를 수신하여 직류전력으로 변환하는 렉테나를 설계, 구현하고, RF-DC변환효율을 높이기 위한 임피던스 매칭 및 튜닝 방법을 제시하였다. 구현된 렉테나는 넓은 Open Stub를 사용하여, 쉽게 튜닝이 가능하며, 정류회로의 RF-DC변환효율은 5[dBm]입사전력에 대하여, 최대 59[%]를 얻을 수 있었다. 제작된 패치안테나와 정류회로를 이용하여 소전력무선전송시스템을 구현한 결과, 송수신거리가 1[m]떨어진 거리에서 2.2[V], 1.5[mW]의 직류전력송신이 이루어졌으므로, 소전력 디지털시스템의 운용에 적용가능한 값을 얻을 수 있었다.

• 한국안전학회지
• /
• 제38권1호
• /
• pp.18-24
• /
• 2023

Severe natural disasters and man-made attacks such as terrorism are causing unprecedented disruptions in power systems. Due to rapid climate change and the aging of energy infrastructure, both the frequency of failure and the level of damage are expected to increase. Resilience is a concept proposed to respond to extreme disaster events that have a low probability of occurrence but cause enormous damage and is defined as the ability of a system to recover to its original function after a disaster. Resilience is a comprehensive indicator that can include system performance before and after a disaster and focuses on preparing for all possible disaster scenarios and having quick and efficient recovery actions after an incident. Various studies have been conducted to evaluate resilience, but studies on economic damage considering the duration of a power outage are scarce. In this study, we propose an optimal algorithm that can identify failures after an extreme disaster and restore the load on the distribution system through emergency distributed power generation input and system reconfiguration. After that, the cost of power outage damage is analyzed by applying VoLL and CDF according to each restoration strategy.

• 한국멀티미디어학회논문지
• /
• 제9권12호
• /
• pp.1607-1616
• /
• 2006

The growing market of multimedia and digital signal processing requires significant data-path portions of SoCs. However, the common models for verification are not suitable for SoCs. A novel model--WGL (Weighted Generalized List) is proposed, which is based on the general-list decomposition of polynomials, with three different weights and manipulation rules introduced to effect node sharing and the canonicity. Timing parameters and operations on them are also considered. Examples show the word-level WGL is the only model to linearly represent the common word-level functions and the bit-level WGL is especially suitable for arithmetic intensive circuits. The model is proved to be a uniform and efficient model for both bit-level and word-level functions. Then Based on the WGL model, a backward-construction logic-verification approach is presented, which reduces time and space complexity for multipliers to polynomial complexity(time complexity is less than $O(n^{3.6})$ and space complexity is less than $O(n^{1.5})$) without hierarchical partitioning. Finally, a construction methodology of word-level polynomials is also presented in order to implement complex high-level verification, which combines order computation and coefficient solving, and adopts an efficient backward approach. The construction complexity is much less than the existing ones, e.g. the construction time for multipliers grows at the power of less than 1.6 in the size of the input word without increasing the maximal space required. The WGL model and the verification methods based on WGL show their theoretical and applicable significance in SoC design.

• 한국전자파학회논문지
• /
• 제26권3호
• /
• pp.292-299
• /
• 2015

본 논문에서는 3-레벨 인코딩 기법을 적용하여 시스템의 효율과 선형성을 개선할 수 있는 새로운 구조의 EER 송신기를 제안하였다. 제안된 송신기는 첨두 전력 대 평균 전력비에 상관없이 동일한 크기의 신호만을 증폭하고, 채널대역 내의 양자화 노이즈를 감소시켜 높은 효율을 얻을 수 있으며, 포락선 신호와 위상 신호 간 시간 부정합 특성을 개선하여 높은 선형성을 가질 수 있도록 하였다. 130 nm CMOS 공정으로 제작된 송신기 칩은 8.5 dB의 첨두 전력 대 평균전력비를 갖는 LTE 20 MHz 신호에 대해 2.13 GHz의 반송주파수에서 3.7 %의 오류 벡터 크기와 37.5 dBc의 인접 채널 누설비 특성을 보인다.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.61-70
• /
• 2004

뉴럴 네트워크는 동작 모드를 학습과 인지 과정으로 구분할 수 있다. 학습은 다양한 입력 패턴에 대하여 학습자가 원하는 결과값을 얻을 때까지 결합계수를 업데이트하는 과정이고, 인지는 학습을 통해 결정된 결합계수와 입력 패턴과의 연산을 수행하는 과정이다. 기존의 내적연산 프로세서는 처리 속도를 개선하고 하드웨어 복잡도를 줄이는 다양한 구조가 연구되었지만 뉴럴 네트워크의 학습과 인지모드에 대한 차별화된 구조는 없었다. 이를 위해, 본 논문에서는 재구성 가능한 뉴럴 네트워크 구현을 위한 새로운 저전력 내적연산 프로세서 구조를 제안한다. 제안한 구조는 학습모드에서 기존의 비트-시리얼 내적연산 프로세서와 같이 동작을 하여, 비트-레벨의 타른 처리 및 하드웨어 구현에 적합하고 높은 수준의 파이프라인 적용이 가능하다는 장점을 가진다. 또한, 인지모드에서는 고정된 결합계수에 따라 연산을 수행할 활성화 유닛을 최소화시킴으로서 전력 소비를 줄일 수 있다. 시뮬레이션 결과 활성화 유닛은 결합계수에 의존적이기는 하지만 50% 내외까지 줄일 수 있음을 확인하였다.

• 대한기계학회논문집B
• /
• 제37권2호
• /
• pp.131-137
• /
• 2013

본 연구에서는 열음향 시스템의 음향파 출력에 대한 주요한 기하학적 변수에 대해 다루고 있다. 음향파의 출력은 스택의 위치와 스택의 길이, 입력 파워와 공진기의 길이에 의존한다. 본 실험을 통하여 최고의 실험 조건을 얻을 수 있었다. 실험결과에 의하면 최고 음압레벨은 폐쇄된 부분에서 공진기길이의 1/4 -1/2지점 사이에 스택을 위치시켰을 때, 공진기와 스택의 길이가 길 때, 그리고 입력전압이 증가할 때 나타난다. 또한 주파수의 경우 공진기의 길이가 200mm일 때 437Hz, 100mm일 때 885Hz를 기록하였다. 연구 결과 공진기의 길이가 짧을수록 더 높은 주파수를 얻을 수 있는 것을 알 수 있다.

• 한국산학기술학회논문지
• /
• 제9권2호
• /
• pp.462-469
• /
• 2008

본 논문에서는 KOINONIA 무선 개인 영역 네트워크 (WPAN: Wireless Personal Area Network) 표준을 프로그래밍 가능한 게이트 배열 (FPGA: Field-Programmable Gate Array)로 설계하고 시스템 온 칩 (SoC: System on Chip)으로 구현하였다. 변조부에서는 정진폭을 유지할 수 있도록 잉여 비트를 이용하여 부호화하였고, 수신부에서는 이 잉여 비트를 복호 하는데 사용함으로써 낮은 신호 대 잡음비 (SNR: Signal to Noise Ratio)에서도 동작이 가능하게 하였다. KOINONIA WPAN은 400만 게이트 급의 FPGA에서 44MHz이상으로 동작하였으며, 무선 주파수 (RF: Radio Frequency) 모듈과의 연동 실험에서는 최소 입력 전력 레벨 감도 (MIPLS: Minimum Input Power Level Sensitivity)가 -86dBm인 환경에서 SNR은 13dB, 패킷 오율 (PER: Packet Error Rate)은 1% 이하라는 높은 성능을 나타내었다. SoC 칩은 하이닉스 0.25um 상보 금속 산화 반도체 (CMOS: Complementary Metal Oxide Semiconductor) 공정을 이용하였으며 면적은 $6.52mm{\times}6.92mm$이다.

• 대한의용생체공학회:의공학회지
• /
• 제36권4호
• /
• pp.86-94
• /
• 2015

In order for medical devices to be used outside hospital, they have to be not only of small size but also power consumption has to be kept at low level. This study investigates the feasibility of application of ADS1298 ECG single-chip solution developed by Texas Instruments Inc. for use in development of a new platform for diagnostic resting ECG. To prove the feasibility of commercial products based on the ADS1298 chip, the performance of the ADS1298 chip was measured in terms of input impedance, common mode rejection, frequency response, and input dynamic range using the testing method under the suitability criteria of the IEC 60601-2-25 standard. Result of the this study shows that commercialization of the ECG products based on the ADS1298 ECG single-chip solution that satisfies the international standards would be possible, if the manufactures take the filter characteristics into account in building a new platform for diagnostic resting ECG.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.681-684
• /
• 2005

본 논문은 (3$^{n-1}$+2) 레벨 형성법에 기반한 멀티레벨 인버터를 제안한다. PWM 인버터, LEVEL 인버터와 다단 변압기로 구성되는 이 회로는 양질의 출력전압을 형성하기 위해서 이차측이 직렬로 결합된 다단 변압기를 이용하게 된다. 변압기 권선비의 적절한 선택을 통해 입력전압의 정수비 형태로 주어지는 출력전압레벨을 형성할 수 있다. 제안된 방식으로 11레벨, 29레벨 시작품을 제작하여 실험을 통해 타당성을 검증한다.