• 대한전자공학회논문지TC
• /
• 제41권3호
• /
• pp.29-38
• /
• 2004

이 논문에서는 임의의 블록 길이 n과 메시지 길이 k를 갖는 Reed-Solomon (RS) 부호를 연속적으로 복호하도록 프로그램 될 수 있는 가변형 RS 복호기의 효율적인 구조를 제안한다. 이 복호기는 단축형 RS 부호의 복호를 위해 영을 삽입할 필요가 없도록 하며, 변수 n과 k, 결과적으로 에러정정 능력 t의 값들을 매 부호어 블록마다 변화시킬 수 있다. 복호기는 수정 유클리드 알고리즘(modified Euclid's algorithm; MEA)을 기반으로 한 3단계 파이프라인 처리를 수행한다. 각 단계는 분리된 클럭에 의해 구동될 수 있으므로 단계 2 그리고/또는 단계 3에 고속 클럭을 사용함으로써 단지 2단계의 파이프라인 처리로 동작시킬 수 있다. 또한 입출력에서 서로다른 클럭을 사용하는 경우에도 사용할 수 있다. 각 단계는 가변 블록 길이를 갖는 RS 부호를 복호하기에 적합한 구조를 갖도록 설계되었다. 변화하는 t 값을 위해 MEA의 새로운 구조가 설계된다. MEA 블록에서 천이 레지스터들의 동작 길이는 하나 감소되었으며, t의 서로 다른 값에 따라서 변화될 수 있다. 간단한 회로로써 동작 속도를 유지하기 위해 MEA 블록은 재귀적 기법과 고속 클럭킹 기법을 사용한다. 이 복호기는 버스트 모드 뿐 아니라 연속 모드로 수신된 부호어를 복호할 수 있으며, 과 가변성으로 인해 다양한 분야에서 사용될 수 있다. GF(2$^{8}$ ) 상에서 최대 10의 에러정정 능력을 갖는 가변형 RS 복호기를 VHDL로 설계하였으며, FPGA 칩에 성공적으로 합성하였다.

• 대한전자공학회논문지TC
• /
• 제41권5호
• /
• pp.37-45
• /
• 2004

인터넷이 발전하면서 이전에 존재하던 응용프로그램과는 다른 새로운 응용프로그램들이 등장하고 있으며, 이에 따라 트래픽의 특징 또한 변하고 있다. 그 결과 새로운 응용프로그램이 네트워크 성능에 미치는 영향도 변하고 있다. 현재 널리 사용되고 있는 P2P(Peer to Peer) 응용프로그램이 발생시키는 트래픽은 기존의 웹(HTTP)이나 FTP(File Transfer Protocol) 응용프로그램의 트래픽과 다른 통계적 특징을 보여주고 있다. 본 논문은 P2P 트래픽의 특징을 분석하기 위해 KT(Korea Telecom)의 가입자망 트래픽을 측정하였다. 측정된 트래픽을 플로우별로 분석을 하고, P2P 트래픽의 자기 유사성을 측정하고 웹 트래픽과 비교하였다. 분석 결과 P2P 트래픽은 기존의 웹 트래픽과 비교해 매우 버스트(burst)하였으며, P2P 응용프로그램들이 업스트림 트래픽과 다운스트림 트래픽을 대칭적으로 만들고 있었다. 네트워크에서 발생되는 패킷 손실과 지연 등 QoS 관련 파라미터를 예측하기 위해, 본 논문에서는 잘 알려진 자기 유사 트래픽 모델을 이용하여 P2P 트래픽을 모델링하고 트래픽 모델의 정확성을 검증하기위해 SSQ(Single Server Queue)를 이용하여 손실확률과 평균 지연시간을 비교하였다 시뮬레이션 결과 자기 유사 트래픽 모델은 P2P 트래픽의 성능을 잘 예측할 수 있었으며, 네트워크를 설계하거나 성능을 측정할 때 입력 트래픽으로서 이 트래픽 모델들을 사용할 수 있다.

• 대한전자공학회논문지SD
• /
• 제37권4호
• /
• pp.80-89
• /
• 2000

본 논문에서는 시간제약 조건하에서 순차회로를 위한 새로운 CPLD 기술매핑 알고리즘을 제안한다. 본 기술매핑 알고리즘은 주어진 순차회로의 궤환을 검출한 후 궤환이 있는 변수를 임시 입력 변수로 분리한다. 조합논리 부분을 DAG로 표현하여 그래프 분할과 collapsing, bin packing을 수행한다. 그래프 분할에서 DAG의 각 노드를 검색한 후, 출력 에지의 수가 2이상인 노드를 분할하지 않고 노드만을 복제(replication)하여 팬 아웃 프리 트리로 재구성한다. 이러한 구성 방법은 주어진 시간 조건 안에서 기존의 CPLD 기술매핑 알고리즘으로 제안된 TEMPLA보다 적은 면적으로 회로를 구현하고, TMCPLD의 단점인 전체 수행시간을 개선하기 위한 것이다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 기존의 CPLD 기술 매핑 툴인 TEMPLA에 비해 CLB의 수가 17.01% 감소되었고, TMCPLD에 비해 수행 시간이 감소되었다.

• 대한전자공학회논문지SD
• /
• 제37권1호
• /
• pp.8-18
• /
• 2000

본 논문은 RF 호로 모듈을 구현하기 위한 방법으로서 BGA(Ball Grid Array) 패키지 구조를 제시하고 그 전기적 변수를 추출하였다. RF 소자의 동작 주파수가 높아지면서 RF 회로를 구성하는 패키지의 전지적 기생 성분들은 무시할 수 없을 정도로 동작회로에 영향을 끼친다. 또한 소형화 이동성을 요구하는 무선 통신 시스템은 그 전기적 특성을 만족시킬 수 있도록 새로운 RF 회로 모듈 구조를 요구한다. RF 회로 모듈 BGA 패키지 구조는 회로 동작의 고속화, 소형화, 짧은 회로 배선 길이, 아날로그와 디지탈 혼성 회로에서 흔히 발생하는 전기적 기생 성분에 의한 잡음 개선등 기존의 구조에 비해 많은 장점을 제공한다. 부품 실장 공정 과정에서도 BGA 패키지 구조는 드릴링을 이용한 구멍 관통 홀 제작이 아닌 순수한 표면 실장 공정만으로 제작될 수 있는 장점을 제시한다. 본 실험은 224MHz에서 동작하는 ITS(Intelligent Transportation System) RF 모튤을 BGA 패키지 구조로 설계 제작하였으며, HP5475A TDR(Time Domain Reflectometry) 장비를 이용하여 3${\times}$3 입${\cdot}$출력단자 구조을 갖는 RF 모튤 BGA 패키지의 전기적 파라메타의 기생성분을 측정하였다. 그 결과 BGA 공납의 자체 캐패시턴스는 68.6fF, 자체 인덕턴스는 1.53nH로써 QFP 패키지 구조의 자체 캐패시턴스 200fF와 자체 인덕턴스 3.24nH와 비교할 때 각각 34%, 47%의 값에 지나지 않음을 볼 수 있었다. HP4396B Network Analyzer의 S11 파라메타 측정에서도 1.55GHz 근방에서 0.26dB의 손실을 보여주어 계산치와 일치함을 보여 주었다. BGA 패키지를 위한 배선 길이도 0.78mm로 짧아져서 RF 회로 모튤을 소형화시킬 수 있었으며, 이는 RF 회로 모듈 구성에서 BGA 패키지 구조를 사용하면 전기적 특성을 개선시킬 수 있음을 보여준 것이다.

• 대한전자공학회논문지SD
• /
• 제48권9호
• /
• pp.22-30
• /
• 2011

최근 카메라를 통해 입력된 영상정보로부터 실시간으로 상황을 인지하고 자율 대응할 수 있는 지능형 영상 보안 시스템의 수요가 증가함에 따라, 고성능의 얼굴 인식 시스템이 요구되고 있다. 기존의 얼굴 인식 시스템의 성능 향상을 위해서는 원거리에서 획득된 저해상도 얼굴 영상 처리를 위한 솔루션이 반드시 필요하다. 따라서 본 논문에서는 실시간 감시가 요구되는 지능형 영상 보안 시스템의 얼굴 인식 성능 향상을 위한 저해상도 얼굴 영상 복원 알고리즘을 하드웨어로 구현하였다. 저해상도 얼굴 영상 복원 방법으로는 학습 기반의 초해상도 알고리즘을 사용한다. 해당 알고리즘은 먼저 고해상도 영상으로 구성된 학습 집합에서 주성분 분석(PCA)을 활용하여 복원에 필요한 사전 정보들을 추출하고, 저해상도 영상과의 관계를 모델링하여 가장 적합한 고해상도 얼굴을 복원해내는 것이다. 저해상도 얼굴 영상 복원 알고리즘을 임베디드 프로세서(S3C2440A)를 사용하여 구현하였을 때, 약 25 초의 긴 연산 시간이 소요되었다. 이는 실시간으로 사람을 판별 및 인식하기 위한 지능형 영상 보안 시스템의 구축에는 어려움이 있다. 이를 해결하기 위하여 얼굴 영역 초해상도의 연산을 하드웨어로 구현하고 Xilinx Virtex-4를 이용하여 검증하였다. 약 9MB의 학습 데이터를 사용하였으며, 100 MHz에서 약 30 fps의 속도로 연산이 가능하다. 이러한 학습 기반의 얼굴 영역 초해상도 알고리즘을 단일 하드웨어 IP로 설계함으로써 임베디드 환경에서의 실시간 처리가 가능할 뿐 만 아니라 기존의 다양한 얼굴 검출 시스템과의 통합이 용이하여 얼굴 인식 솔루션을 제공할 수 있을 것으로 판단된다.

• 대한전자공학회논문지SP
• /
• 제47권2호
• /
• pp.1-10
• /
• 2010

디지털 콘텐츠의 응용분야가 확산되면서 디지털 콘텐츠의 색상을 표준화하기 위한 연구가 활발히 진행되고 있다. 따라서 색상을 이용한 영상의 특징을 표현하는 방법도 표준화에 준한 연구가 필요하다. 또한 다양한 응용분야에 사용될 수 있는 색상 특징을 추출하는 방법도 필요하다. 본 논문에서는 디지털 표색계의 근간이 되는 먼셀좌표계를 기본으로 하여 기준색상을 50색상으로 정의하고 영상 내 색상의 분포 특성을 알 수 있는 히스토그램을 구하고 영상을 대표할 수 있는 대표색상을 추출한다. 제안 방법의 성능을 평가하기 위해 18개의 실험영상을 만들어 기존의 방법과 제안방법을 적용하였으며 일반영상에도 적용하여 그 결과를 분석하였다. 제안방법을 적용한 결과영상은 영상 내에 존재하는 색상의 분포 특성을 잘 나타내주며 대표색상으로 빈도가 집중함으로 영상의 대표색상을 이용하여 다양한 응용분야에 적용이 가능하다.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.65-72
• /
• 2008

이 논문은 seamless 주파수 트래킹 방법을 이용한 새로운 이중 루프 디지털 PLL(DPLL)을 제안한다. Coarse 루프와 fine 루프로 구성되는 이중 루프 구조는 빠른 획득 시간과 스위칭 잡음 억제를 위하여 successive approximation register기법과 TDC 회로를 사용하였다. 제안된 DPLL은 입력 주파수의 long-term 지터에 따른 지터 특성을 보상하기 위하여 Coarse와 fine의 코드 변환 주파수 트래킹 방법을 새로이 추가하였다. 또한, 제안된 DPLL은 넓은 주파수 동작 범위와 낮은 지터 특성 위하여 전류 제어 발진기와 V-I 변환기로 구성되는 전압제어 발진기를 채택하였다. 제안된 DPLL은 동부 하이텍 $0.18-{\mu}m$ CMOS 공정으로 구현하였으며 1.8V의 공급전압에서 0.4-2GHz의 넓은 동작 주파수 범위와 $0.18mm^2$의 적은 면적을 가진다. H-SPICE 시뮬레이션을 통하여, DPLL은 2GHz의 동작 주파수에서 18mW 파워소비와 전원잡음이 없는 경우 3psec이하의 p-p period 지터를 확인하였다.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.1-7
• /
• 2008

Magnetic Tunnel Junction (MTJ)는 비휘발성 소자로서 그간 기억소자분야에 국한되어왔으나, 최근 다양한 연구들에 의하여 자기논리 (magneto-logic) 회로에 사용되면서 기존 트랜지스터 기반의 논리연산자를 대체할 수 있는 가능성을 보이고 있으며, 논리회로까지 확장 적용되어 스핀전자공학 분야의 새로운 장을 열 것으로 기대되어지고 있다. 자체 저장 능력을 갖는 MTJ 소자로 구현된 자기논리 회로는 전원이 꺼져도 정보가 그대로 유지되고, 또한, 불 (Boolean) 연산 수행 시 단순한 입력변화만으로 다양한 논리 연산자 구현이 가능한 구조적인 유연성을 보이므로, 물리적으로 완성된 회로 내에서 얼마든지 재구성이 가능한 자기논리 회로를 구현할 수 있다. 본 논문에서는 단순한 조합논리나 순차논리 회로의 동작을 넘어서, 임의의 3비트 논리회로 동작을 모두 수행할 수 있는 자기논리 회로를 제안한다. 이를 위해 3비트 논리회로 중에서 최대의 복잡성을 갖는 논리회로를 MTJ 소자를 사용하여 설계하였고, 그 동작을 이전 논문에서 제안된 바 있는 macro-model을 보완 적용하여 검증하였다. 제안된 회로는 3비트로 구현할 수 있는 가장 복잡한 논리회로의 동작을 수행할 뿐만 아니라, 전류구동회로의 게이트 신호들을 변화시킴으로써 임의의 3비트 논리 회로의 동작을 모두 수행하는 것이 가능하다.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.7-14
• /
• 2008

본 논문에서는 $1.0{\mu}m$ BCD 650V 공정을 이용하여 향상된 잡음 내성과 높은 전류 구동 능력을 갖는 고전압 구동 IC를 설계하였다. 설계된 고전압 구동 IC는 500kHz의 고속 동작이 가능하고, 입력 전압의 범위가 최대 650V이다. 설계된 IC에 내장된 상단 레벨 쉬프터는 잡음 보호회로와 슈미트 트리거를 포함하고 있으며 최대 50V/ns의 높은 dv/dt 잡음 내성을 가지고 있다. 또한 설계된 숏-펄스 생성회로가 있는 상단 레벨 쉬프터의 전력 소모는 기존 회로 대비 40% 이상 감소하였다. 이외에도 상 하단 파워 스위치의 동시 도통을 방지하는 보호회로와 구동부의 전원 전압을 감지하는 UVLO(Under Voltage Lock-Out) 회로를 내장하여 시스템의 안정도를 향상시켰다. 설계된 고전압 구동 IC의 특성 검증에는 Cadence사의 spectre 및 PSpice를 이용하였다.

• 대한전자공학회논문지SP
• /
• 제45권2호
• /
• pp.49-64
• /
• 2008

최근에 휴먼 컴퓨터 인터페이스 분야에서 사용자의 시선 위치를 파악하여 더욱 편리한 입력장치를 구축하고자 하는 연구가 많이 진행되고 있다. 하지만 복잡한 하드웨어 구성으로 제품의 가격이 매우 비싸고, 까다로운 사용자 캘리브레이션 과정으로 인해 시스템의 사용에 어려움을 겪는다. 본 논문에서는 HMD(Head Mounted Display)에 USB 카메라와 적외선을 반사시키는 hot-mirror와 적외선 조명을 이용한 시선 추적 모듈을 부착하고, 이를 통해 획득한 눈 영상의 2차원적인 분석과 간단한 사용자 캘리브레이션 과정을 통해 시선 위치를 파악하는 방법을 제안한다. HMD는 사용자의 얼굴 움직임과 함께 움직이므로, 얼굴움직임에 영향을 받지 않는 시선 추적 시스템을 구현할 수 있다. 또한, 시선 추적 시스템을 3차원 1인칭 슈팅 게임에 적응하여, 캐릭터의 시선 방향을 조정하고, 적 캐릭터를 조준하여 사격이 가능하도록 하여, 게임의 몰입감과 흥미성을 높일 수 있게 하였다. 실험 결과, 한 대의 데스크톱 컴퓨터 환경에서 게임과 시선 추적 시스템이 실시간으로 동작 가능했으며, 약 $0.88^{\circ}$의 시선 위치 추출 오차를 보였다. 또한 3차원 1인칭 슈팅게임에서 일반 마우스의 역할을 시선 추적 시스템이 문제없이 대신할 수 있음을 확인하였다.