• ETRI Journal
• /
• 제36권6호
• /
• pp.924-930
• /
• 2014

This paper presents a $0.13{\mu}m$ CMOS 3-level envelope delta-sigma modulation (EDSM) RF signal generator, which synthesizes a 2.6 GHz-centered fully symmetrical 3-level EDSM signal for high-efficiency power amplifier architectures. It consists of an I-Q phase modulator, a Class B wideband buffer, an up-conversion mixer, a D2S, and a Class AB wideband drive amplifier. To preserve fast phase transition in the 3-state envelope level, the wideband buffer has an RLC load and the driver amplifier uses a second-order BPF as its load to provide enough bandwidth. To achieve an accurate 3-state envelope level in the up-mixer output, the LO bias level is optimized. The I-Q phase modulator adopts a modified quadrature passive mixer topology and mitigates the I-Q crosstalk problem using a 50% duty cycle in LO clocks. The fabricated chip provides an average output power of -1.5 dBm and an error vector magnitude (EVM) of 3.89% for 3GPP LTE 64 QAM input signals with a channel bandwidth of 10/20 MHz, as well as consuming 60 mW for both channels from a 1.2 V/2.5 V supply voltage.

• 한국통신학회논문지
• /
• 제17권8호
• /
• pp.779-788
• /
• 1992

일반적으로 높은 성능의 컴퓨터 시스템은 입력/출력 서브시스템에서 자주 병목현상이 나타난다. 일반적으로 시스템 성능평가 모델은 I/O 시스템의 영향을 포함하여 다루어진다. 본 논문에서는 컴퓨터 자원의 분배에 필수적인 장치인 터미널 서버를 모델링 하여 연구한다. 시스템 성능의 주요 요소를 찾아 보기 위해 M/M/I 큐잉 모델을 사용한다. 터미널 서버의 FIFO버퍼 크기는 시스템 설계에 중요 요소이며 전체 시스템 성능에 영향을 비칠 수 있다. 본 논문에서는 시스템 성능을 향상 시키기 위해 터미널 서버모델의 최적 버퍼 크기를 제시한다. 또한 큐잉 모델을 이용하여 터미널서버의 지연시간을 분석하고 시뮬레이션 결과에서 참조 모델을 찾는다.

• 한국통신학회논문지
• /
• 제22권5호
• /
• pp.939-948
• /
• 1997

본 논문에서는 ATM 네트워크에서의 접속된 ABR 서비스에 대해 공정한 대역폭을 할당하는 새로운 비율 기반 전송률 제어 알고려즘을 제안한다. 기존 ABR 서비스에서는 일정률로 전송률을 증가, 감소를 하면서 대역폭을 할당하나 제안된 알고리즘에서는 이용 가능한 대역폭을 퍼지 추론을 하여 접속된 호에 대해 전송률을 공평하게 분할하는 기법이다. 퍼지 추론은 입력 변수로 버퍼 상태, 버퍼 변화율을 사용하고 출력 변수로 전체 전송률을 사용한다. 이 추론된 결과값은 동작 중에 있는 ABR 서비스 호에 공평하게 분배되어 진다. 모의 실험 결과 기존의 E EPRCA 방식보다 제안된 방식이 링크 효율면에서 RIF, RDF가 1일 경우 0.17%, 1/4 경우 6%, 1/16 경우 38.6%, 1/32 경우 82.4%의 향상을 보였다.

• 산업경영시스템학회지
• /
• 제44권3호
• /
• pp.22-32
• /
• 2021

To meet rapidly changing market demands, manufacturers strive to increase both of productivity and diversity at the same time. As a part of those effort, they are applying flexible manufacturing systems that produce multiple types and/or options of products at a single production line. This paper studies such flexible manufacturing system with multiple types of products, multiple Bernoulli reliability machines and dedicated buffers between them for each of product types. As one of the prevalent control policies, priority based policy is applied at each machines to select the product to be processed. To analyze such system and its performance measures exactly, Markov chain models are applied. Because it is too complex to define all relative transient and its probabilities for each state, an algorithm to update transient state probability are introduced. Based on the steady state probability, some performance measures such as production rate, WIP-based measures, blocking probability and starvation probability are derived. Some system properties are also addressed. There is a property of non-conservation of flow, which means the product ratio at the input flow is not conserved at the succeeding flows. In addition, it is also found that increased buffer capacity does not guarantee improved production rate in this system.

• 대한전자공학회논문지SD
• /
• 제45권9호
• /
• pp.1-7
• /
• 2008

본 논문은 0.35$\mu$m CMOS 공정으로 설계된 무선 모바일 시스템의 전력구동을 위한 3.3V 입력 1.8V 출력의 스텝다운 전압모드 DC-DC 변환기를 제안한다. 제안된 커패시터 멀티플라이어 기법은 오차보정중폭기의 보상회로 블록의 크기를 30%까지 줄여서 칩 안에 집적화 하였다. 이를 통하여 회로의 안정성을 향상시키기 위해서 칩 외부에 위치되었던 수동소자들이 없어지게 되었다. 또한 저 전력 버퍼를 이용해서 기존의 DC-DC 변환기보다 효율을 평균 3%정도 향상 시켰다. 제안한 변환기는 측정 결과, 부하전류 200mA에서 1.17%의 미만의 출력전압 리플을 가지며 최대 83.9%의 전력효율을 가진다.

• 한국전자파학회논문지
• /
• 제20권9호
• /
• pp.853-861
• /
• 2009

X-대역, Ku-대역, K-대역 및 Ka-대역의 신호를 수신할 수 있는 다중 대역 수신기의 구조를 제안하고 이를 구현하기 위해서 요구되는 광대역 및 높은 출력 전력 특성을 갖는 전압 제어 발진기를 설계 제작하였다. 완충단을 갖는 전압 제어 발진기는 정상 상태 조건에서 발진부의 특성이 완충단에 의해 영향을 받지 않도록 발진부의 출력 임피던스와 완충단의 입력 임피던스가 직교 교차하도록 설계하였다. 제작한 전압 제어 발진기는 튜닝 전압 $0.0{\sim}8.0\;V$에서 $14.00{\sim}15.20\;GHz$ 대역폭을 나타내었고, $12{\sim}13\;dBm$ 출력 전력 특성을 나타내어 다중 대역 수신기에서 요구하는 특성을 만족하였다.

• 한국세라믹학회지
• /
• 제42권3호
• /
• pp.178-181
• /
• 2005

Silicon oxynitride (SiON) 막은 플라즈마 화학기상증착법(PECVD)으로 $SiH_4,\;N_2O$와 $N_2$ 가스를 사용하여 $SiO_2/Si$ 위해 증착되었다. 증착 변수에 따라서 SiON 막의 굴절률은 prism coupler를 사용하여 1552nm 파장에서 $1.4480\~1.4958$까지 변화하였다. 평판 광도파로 코어로 사용되는 SiON 막의 두께는 $6{\mu}m$이고, buffer 막과의 굴절률 차이(An)는 $0.36\%$이다. 또한 식각 공정으로 $SiO_2$ 막 위에 증착된 SiON 막은 건식식각을 통해서 수행되었다. 광화이버에 $1.55{\mu}m$ 파장의 레이저론 입력단에 조사하였다. 결과적으로 저굴절률 차이 SiON 광도파로를 제작하였으며, 출력단에서 single-mode 형상을 확인하였다.

• 전자공학회논문지C
• /
• 제36C권1호
• /
• pp.59-65
• /
• 1999

MPEG-II 기반의 HDTV/DTV Encoder 구성부중 하나인 엔트로피 부호화기(entropy encoder)를 설계하였다. 설계된 엔트로피 부호화기는 생성된 비트스트림이 버퍼에 저장될 경우 버퍼의 고갈을 막기위해 제로 스터핑 블록을 첨가함으로써 9Mbps의 비트율로 출력된다. 또한, AC 계수와 DC 계수 table로 PROM이 아닌 조합회로를 사용하여 회로내부에 Critical path가 발생하지 않도록 하였다. 패커부의 경우 배럴 쉬프트 하나를 사용하여 24비트 단위로 패킹을 하도록 하였으며, 헤더정보 부호화부, 입력정보지연부, 부호화부 그리고 버퍼 제어부로 구성된다. 설계된 회로는 VHDL function 시뮬레이션을 통하여 검증하였고, 설계공정 파라미터로는 $0.8{\mu}m$ Gate Array 설계방식을 적용하여 Gate compiler로 P&R을 수행한 결과 전체 Layout의 핀 수와 Gate수는 각각 235개와 120,000개로 측정되었다.

• 한국전자파학회논문지
• /
• 제11권5호
• /
• pp.782-787
• /
• 2000

광대역 고출력 SP3T MMIC GaAs PIN 다이오드 스위치를 설계, 제작하고 특성을 측정하였다. 전력단속능력을 개선시키기 위하여 다이오드의 버퍼층을 저온 버퍼와 초격자 버퍼로 이루어진 2층 구조로 설계하였다. 개발된 다이오드의 항복전압은 65V이고 순방향 정압강하는 1.3V 이었다. MMIC 스위치는 마이크로스트립 라인형으로 구현되었고 인덕턴스가 낮은 via hole 공정을 이용하여 신호를 접지하였다. 평면형 구조보다 더 낮은 기생성분과 진성영역에서 고품질을 갖는 수직형 에피텍셜 PIN 구조를 사용하여 우수한 마이크로파 성능을 얻었다. 제작된 SP3T 스위치의 고출력 특성은 14.5GHz CW에서 입력전력을 8dBm부터 32dBM 까지 증가시킬 때 삽입손실은 0.6dB보다 작은, 분리도는 50dB보다 크게 측정되었다.

• 한국컴퓨터정보학회논문지
• /
• 제13권2호
• /
• pp.79-85
• /
• 2008

RFID 기반의 유비쿼터스 응용 서비스를 지원하는 미들웨어는 리더에 지속적으로 입력되는 데이터를 실시간으로 처리하고 응용 서비스에서 질의하는 결과를 획득해서 전달하여야 한다. 이와 같이 지속적으로 입력되는 대량의 데이터 스트림을 처리하기 위해서 데이터 스트림 관리 시스템(Data Stream Management System: DSMS)을 개발하기 위한 연구가 진행되고 있다. 기존 데이터 스트림에 대한 알고리즘은 대부분 연속 질의 결과들 사이의 평균오차를 줄이고, 부하 발생 시 데이터의 우선순위에 따라 버리는 것에 초점이 맞추어져 있다. 본 논문은 DSMS에 관한 연구와 고속 데이터 처리의 필요성을 말하고, 버퍼를 이용하여 고속데이터와 빠른 질의응답이 가능하도록 알고리즘을 제안하고 시뮬레이션을 통해 단일버퍼와 다중버퍼일 경우 데이터 처리 속도 성능평가와 제안한 알고리즘에 맞도록 버퍼가 생성 되는지 테스트하는 것으로 구성된다.