• 정보저장시스템학회논문집
• /
• 제1권2호
• /
• pp.155-160
• /
• 2005

In this paper, the channel decoder promising reliable data retrieving in noisy holographic channel has been developed for holographic WORM(write once read many) system. It covers various DSP(digital signal processing) blocks, such as align mark detector, adaptive channel equalizer, modulation decoder and ECC(error correction code) decoder. The specific schemes of DSP are designed to reduce the effect of noises in holographic WORM(H-WORM) system, particularly in prototype of DAEWOO electronics(DEPROTO). For real time data retrieving, the channel decoder is redesigned for FPGA(field programmable gate array) based hardware, where DSP blocks calculate in parallel sense with memory buffers between blocks and controllers for driving peripherals of FPGA. As an input source of the experiments, MPEG2 TS(transport stream) data was used and recorded to DEPROTO system. During retrieving, the CCD(charge coupled device), capturing device of DEPROTO, detects retrieved images and transmits signals of them to the FPGA of hardware channel decoder. Finally, the output data stream of the channel decoder was transferred to the MPEG decoding board for monitoring video signals. The experimental results showed the error corrected BER(bit error rate) of less than $10^{-9}$, from the raw BER of DEPROTO, about $10^{-3}$. With the developed hardware channel decoder, the real-time video demonstration was possible during the experiments. The operating clock of the FPGA was 60 MHz, of which speed was capable of decoding up to 120 mega channel bits per sec.

• 한국정보처리학회논문지
• /
• 제4권3호
• /
• pp.685-697
• /
• 1997

주문형 비디오 서비스는 컴퓨터 데이타 통신에 관련한 기반 기술의 발전으로 가능해진 멀티미디어 서비스 로써 비디오 서버가 저장.관리하고 있는 디지탈 동영상 데이타를 사용자의 요구에 따라 온라인으로 전상하여 단말장치에서 실시간으로 재생하는 서비스 이다.특히 대용량의 데이타를 효율적으로 저장해야 하는 서버는 주문형 비디오 서비스를 위한 필수적인 요건이며 현재 활발한 연구가 진행되고 있는 분야이다. 기존의 비디오서버에 대한 연구는 동영상 데이타를 하드디스크에 저정 하는방식에 집중되어 왔으나, 하드디스크는 대용량 저장장치에 비하여 안정성이 낮고 고가의 저장비용량이 든다. 복합 다단계 주문형 비디오 서버는 대용량 저장 장치인 광자기 디스크 쥬크박스를비디오 데이타의 주저장 매체로 사용하며, 데이타의 저장 방법 및 전상스케쥴링을 최적화함으로써 대용량 저장 장치가 갖는 단점을 보완하도록 제안된 주문형 비디오 서버 시스템이다. 본 논문에서는 복합 다단계 서버의 프로토타입을 설계 및구현에 있어서 필요한 다양한 소포트웨어 모듈 및 구성을 설명하고 주문형 비디오서비스를 위한 서버와 클라이언트의 프로토콜을 제안한다.

• Spatial Information Research
• /
• 제20권5호
• /
• pp.67-76
• /
• 2012

최근 모바일 디바이스에서 대용량 데이터 저장/관리를 위해 모바일 DBMS를 사용하려는 추세이며 특히 내비게이션 응용과 같이 대용량 맵 데이터의 저장/관리를 위한 모바일 DBMS의 저장구조 및 질의처리 방법에 대한 연구가 수행되었다. 무작위 데이터 접근(읽기/쓰기/변경) 질의가 대부분인 DBMS의 저장매체로 플래시메모리를 사용할 경우 성능이 저하된다. 그 이유는 플래시메모리는 특성상 순차적인 데이터 기록에는 성능이 좋지만 무작위 데이터 기록에는 성능이 나쁘다. 따라서 플래시메모리를 저장매체로 사용하는 모바일 DBMS의 경우 기존과 다른 저장 및 질의처리 기법이 필요하다. 이에 본 논문에서는 무작위 데이터 업데이트의 성능을 향상시키기 위한 DBMS의 페이지 관리 기법을 연구하였고 이를 점진적 맵 업데이트를 지원하는 내비게이션용 모바일 DBMS에 적용하여 실험하였고 성능을 검증하였다.

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2003년도 somma/kms meeting
• /
• pp.312-312
• /
• 2003

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2003년도 somma/kms meeting
• /
• pp.296-296
• /
• 2003

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2006년도 임시총회 및 하계학술연구발표회
• /
• pp.162-162
• /
• 2006

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2007년도 The 1st International Symposium on Advanced Magnetic Materials
• /
• pp.259.2-259.2
• /
• 2007

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제5권4호
• /
• pp.262-269
• /
• 2005

Semiconductor scientists and engineers ideally desire the faster but the cheaper non-volatile memory devices. In practice, no single device satisfies this desire because a faster device is expensive and a cheaper is slow. Therefore, in this paper, we use heterogeneous non-volatile memories and construct an efficient hierarchy for them. First, a small RAM device (e.g., MRAM, FRAM, and PRAM) is used as a write buffer of flash memory devices. Since the buffer is faster and does not have an erase operation, write can be done quickly in the buffer, making the write latency short. Also, if a write is requested to a data stored in the buffer, the write is directly processed in the buffer, reducing one write operation to flash storages. Second, we use many types of flash memories (e.g., SLC and MLC flash memories) in order to reduce the overall storage cost. Specifically, write requests are classified into two types, hot and cold, where hot data is vulnerable to be modified in the near future. Only hot data is stored in the faster SLC flash, while the cold is kept in slower MLC flash or NOR flash. The evaluation results show that the proposed hierarchy is effective at improving the access time of flash memory storages in a cost-effective manner thanks to the locality in memory accesses.

• 한국통신학회논문지
• /
• 제39A권5호
• /
• pp.215-219
• /
• 2014

In holographic data storage (HDS), a high transmission rate is accomplished through the use of a charge coupled device array for reading two-dimensional (2D) pixel image data. Although HDS has many advantages in terms of storage capacity and data transmission rates, it also features problems, such as 2D intersymbol interference (ISI) by neighboring pixels and interpage interference (IPI) by multiple images stored in the same holographic volume. Modulation codes can be used to remove these problems. We introduce a 2D 8/9 error-correcting modulation code. The proposed modulation code exploits the trellis-coded modulation scheme, and the code rate is larger (about 0.889) than that of the conventional 6/8 balanced modulation code (an increase of approximately 13.9%). The performance of the bit error rate (BER) with the proposed scheme was improved compared with that of the 6/8 balanced modulation code and the simple 8/9 code without the trellis scheme.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.313-316
• /
• 2002

This paper presents the design and implementation of a crypto processor, a special-purpose microprocessor optimized for the execution of cryptography algorithms. This crypto processor can be used fur various security applications such as storage devices, embedded systems, network routers, etc. The crypto processor consists of a 32-bit RISC processor block and a coprocessor block dedicated to the SEED and triple-DES (data encryption standard) symmetric key crypto (cryptography) algorithms. The crypto processor has been designed and fabricated as a single VLSI chip using 0.5 $\mu\textrm{m}$ CMOS technology. To test and demonstrate the capabilities of this chip, a custom board providing real-time data security for a data storage device has been developed. Testing results show that the crypto processor operates correctly at a working frequency of 30MHz and a bandwidth o1240Mbps.