• 제목/요약/키워드: Information Delay

검색결과 5,548건 처리시간 0.034초

OFDMA 시스템에서 실시간 트래픽 전송을 위한 효율적 스케쥴링 기법 (An Efficient Packet Scheduling Scheme to support Real-Time Traffic in OFDMA Systems)

  • 박정식;조호신
    • 한국통신학회논문지
    • /
    • 제32권1A호
    • /
    • pp.13-23
    • /
    • 2007
  • 본 논문에서는 OFDMA(Orthogonal Frequency Division Multiple Access) 시스템에서 실시간 트래픽 전송을 위한 효율적 패킷 스케줄링 기법을 제안한다. 본 방식은 패킷의 시간 지연 구속을 우선 만족시키면서 데이터 전송률도 향상시키는 기법으로 TEDC(Throughput Enhancement Under Delay-Constraint)라 불리운다. 사용자별 트래픽 특성에 따른 허용 지연 시간(Tolerable Delay Time TDT)을 정의하여 다양한 시간 지연 요구 조건을 차별화 하여 관리함으로써 무선 자원의 사용 효율을 향상시킨다. 논문에서 제안하는 TEDC 방식은 두 단계로 이루어진다. 첫 번째 단계에서는, 실시간 서비스를 위해 요구되는 시간 지연 구속을 만족하기 위해 잔여 허용 시간이 남지 않은 긴급한 사용자들에게 우선적으로 무선자원을 할당한다. 두 번째 단계에서는 첫 번째 단계에서 할당하고 남은 잉여 무선 자원에 대해서 자원의 활용도를 최대화하여 전체 데이터 전송률(Throughput)을 향상시킨다. 제안된 TEDC 방식의 성능은 기존의 자원할당 방식인 Round robin, M-LWDF, EXP 방식과 패킷 손실률, 데이터 전송률, 채널 활용도 측면에서 비교, 분석된다. 시뮬레이션 결과, TEDC 방식이 패킷 손실률, 데이터 전송률, 채널 활용도 측면에서 다른 자원 할당 방식보다 모두 우수한 성능을 보였다.

IEEE 802.11a OFDM System을 위한 파이프라인 구조 IFFT/FFT 모듈의 설계와 비교 (Design and Comparison of the Pipelined IFFT/FFT modules for IEEE 802.11a OFDM System)

  • 이창훈;김주현;강봉순
    • 한국정보통신학회논문지
    • /
    • 제8권3호
    • /
    • pp.570-576
    • /
    • 2004
  • 본 논문에서는 고속 무선 LAN에서 사용하는 IEEE 802.11a OFDM(Orthogonal Frequency Division Multiplexing)에서 주요 구성인 IFFT/FFT(Inverse Fast Fourier Transform/Fast Fourier Transform)에 대한 설계에 대해 비교하였다. 설계된 IFFT/FFT는 무선 LAN의 표준에 맞게 64 point의 FFT로 연산을 수행하며, S/P(Serial-to-Parallel)이나 P/S(Parallel-to-Serial)변환기가 필요 없는 Pipelined FFT의 구조로 설계하였다. 그 중 Radix-2 알고리즘을 이용한 R22SDF(Radix-2 Single-path Delay Feedback) 방식, R2SDF(Radix-2 Single-path Delay Feedback) 방식과 Radix-4 알고리즘을 이용한 R4SDF(Radix-4 Single-path Delay Feedback) 방식, R4SDC(Radix-4 Single-path Delay Commutator) 방식을 사용하여 비교하였다. 하드웨어 구현 시 발생하는 오차를 줄이기 위해 Butterfly 연산 후 일부 소수점을 가지고 계산하는 구조로 설계하였다. R22SDF 방식을 이용할 경우 메모리를 제외한 전체 게이트 수가 44,747 개로 다른 구조에 비해 적은 하드웨어와 낮은 오차율을 가진다.

자동착자 및 검사자동화 시스템을 위한 집적회로 설계 (VLSI Design for Automatic Magnetizing and Inspection System)

  • 임태영;이천희
    • 한국정보처리학회논문지
    • /
    • 제6권7호
    • /
    • pp.1929-1940
    • /
    • 1999
  • 본 논문은 TV 브라운관과 컴퓨터 모니터에 사용되는 마그네트(Magnet)에 일정한 자력을 갖도록 자화 시키는 착자기를 제어하며, 검사공정을 자동화하는 제어 시스템용의 집적회로를 설계하여 개발한 것에 관한 것으로써, 착자기의 콘트롤 모듈과 프로토콜 모듈의 주변기기 제어회로 부분을 0.8um CMOS SOG 기술로 설계하여 ETRI에서 공정하여 칩(Chip)을 완성시켜 동작을 확인하였다. 본 논문에서는 개별 셀(Single cell)의 지연 예측에 사용되었던 기존의 프로파게이션/램프 지연 모델(Propagation/ramp delay model)을 분석, 문제점을 보완 수정한 LODECAP(LOgic DEsign CAPture)의 인버터 선형 지연 모델을 응용하여 타이밍 콘트롤 블록 내의 지연 체인(Delay chain)을 설계 할 수 있는 새로운 "지연 예측 수식"을 제안하였다. 본 논문은 추출된 수식에 의거하여 타이밍 콘트롤 블록의 설계, 시스템에 적용하였으며, 나머지 블록들을 설계한 기법에 대하여도 상술하였다.여도 상술하였다.

  • PDF

전송 지연 시간과 동기 구간 조정에 의한 동기화 기법 (Synchronization Method using Transmission Delay and Synchronization Interval Control)

  • 김지연
    • 한국컴퓨터정보학회논문지
    • /
    • 제6권4호
    • /
    • pp.94-99
    • /
    • 2001
  • 패킷 전송망에서의 멀티미디어 데이터 전송은 송수신 단말간에 다양하게 나타날 수 있는 가변적 지연으로 인해 수신지에 도착하는 데이터 패킷간 지연 시간의 차이인 지터와 손실이 발생하므로 수신지 데이터들의 동기화를 이루지 못하게 된다. 특히, 근래의 인터넷과 같은 망의 사용이 급격히 증가함에 따라 나타나는 스파이크(spike)성 지연〔8〕에 대해서는 적절한 동기화 조치가 취해지지 못하고 있다. 본 논문에서는 스파이크성 지연으로 인한 손실을 줄이고 수신지 데이터들의 동기화를 위해 동기 구간을 조정하여 통신망의 급격한 변화에 잘 적응할 수 있도록 하는 적응형 동기화 알고리즘을 제안한다. 또한 임의의 패킷망에서 전형적으로 나타나는 지연 분포 특성을 이용하여 재생 시간을 결정하는 방법을 제안하고, 패킷 손실률과 지연 시간에 대해 성능을 평가한다.

  • PDF

Input Time-Delay Compensation for a Nonlinear Control System

  • Choi, Yong-Ho;Chong, Kil-To
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2004년도 ICCAS
    • /
    • pp.395-400
    • /
    • 2004
  • In most physical processes, the transfer function includes time-delay, and in the general distributed control system using computer network, there exists inherent time-delay caused by the spatial separation between controllers and actuators. This work deals with the synthesis of a discrete-time controller for a nonlinear system and proposes a new effective method to compensate the influence of input time-delay. The controller is synthesized by using input/output linearization. Under the circumstance that input time-delay exists, the system response has more overshoot and tends to diverge. For these reasons, the controller has to produce future input value that will be needed for the system. In order to calculate the future input value, some predictors are adopted. Using the discretization via Euler's method, numerical simulations about the Van der Pol system are performed to evaluate the performance of the proposed method.

  • PDF

오류 정정 부호를 사용하는 범용 무선 통신 칩으로 구현된 스마트 미터링 무선 네트워크 시스템 성능 분석 (Performance Analysis of Wireless Communication Networks for Smart Metering Implemented with Channel Coding Adopted Multi-Purpose Wireless Communication Chip)

  • 왕한호
    • 전기학회논문지P
    • /
    • 제64권4호
    • /
    • pp.321-326
    • /
    • 2015
  • Smart metering is one of the most implementable internet-of-thing service. In order to implement the smart metering, a wireless communication network should be newly designed and evaluated so as to satisfy quality-of-service of smart metering. In this paper, we consider a wireless network for the smart metering implemented with multi-purpose wireless chips and channel coding-functioned micro controllers. Especially, channel coding is newly adopted to improve successful frame transmission probability. Based on the successful frame transmission probability, average transmission delay and delay violation probability are analyzed. Using the analytical results, service coverage expansion is evaluated. Through the delay analysis, service feasibility can be verified. According to our results, channel coding needs not to be utilized to improve the delay performance if the smart metering service coverage is several tens of meters. However, if more coverage is required, chanel coding adoption definitely reduces the delay time and improve the service feasibility.

Controller Synthesis for Nonlinear Systems with Time-delay using Model Algorithmic Control (MAC)

  • Choi, Hyung-Jo;Chong, Kil-To
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2005년도 ICCAS
    • /
    • pp.566-570
    • /
    • 2005
  • A digital controller for nonlinear time-delay system is proposed in this paper. A nonlinear time-delay system is discretized by using Taylor's discretization method. And the discretized system can be converted to a general nonlinear system. For this reason, general nonlinear controller synthesis can be applied to the discretized time-delay system. We adopted MAC controller synthesis for this study. Computer simulations are conducted to verify the performance of the proposed method. The results of simulation show good performance of the proposed controller synthesis and the proposed method is useful to control nonlinear time-delay system easily.

  • PDF

A 5-20 GHz 5-Bit True Time Delay Circuit in 0.18 ㎛ CMOS Technology

  • Choi, Jae Young;Cho, Moon-Kyu;Baek, Donghyun;Kim, Jeong-Geun
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제13권3호
    • /
    • pp.193-197
    • /
    • 2013
  • This paper presents a 5-bit true time delay circuit using a standard 0.18 ${\mu}m$ CMOS process for the broadband phased array antenna without the beam squint. The maximum time delay of ~106 ps with the delay step of ~3.3 ps is achieved at 5-20 GHz. The RMS group delay and amplitude errors are < 1 ps and <2 dB, respectively. The measured insertion loss is <27 dB and the input and output return losses are <12 dB at 5-15 GHz. The current consumption is nearly zero with 1.8 V supply. The chip size is $1.04{\times}0.85\;mm^2$ including pads.

테스트 용이도를 이용한 조합회로의 효율적인 로보스트 경로 지연 고장 테스트 생성 (Efficient robust path delay fault test generation for combinational circuits using the testability measure)

  • 허용민;임인칠
    • 전자공학회논문지A
    • /
    • 제33A권2호
    • /
    • pp.205-216
    • /
    • 1996
  • In this paper we propose an efficient robust path delay fault test genration algorithm for detection of path delay faluts in combinational ligic circuits. In the proposed robust test genration approach, the testability measure is computed for all gates in the circuit under test and these computed values are used to genrate weighted random delay test vetors for detection of path delay faults. For genrated robust test vectors, we perform fault simulation on ISCAS '85 benchmark circuits using parallel pattern technqieus. The results indicate that the proposed test genration method not only increases the number of detected robust path delay faults but also reduces the time taen to genrate robust tests.

  • PDF

VSAT 데이터 통신을 위한 묵시적 예약 방식의 다중접속 기법 (Multiaccess Scheme with Implicit Reservation for VSAT Data commmunication)

  • 이창건;최양희;정선종;김종상
    • 전자공학회논문지A
    • /
    • 제31A권7호
    • /
    • pp.1-16
    • /
    • 1994
  • In this paper, we propose a new multiple access scheme for VSAT(Very Small Aperture Terminal) data communications. The proposed scheme has better performance in terms of delay throughput than Controlled Multiaccess Scheme which has excellent performance. The proposed scheme use the spare reservation method, adaptation method to offered load, and fixed bandwidth reservation method. In this paper, we analyze the performance using simple queueing model and present the simulation results. When network traffic is very low, the new scheme and the controlled multiaccess scheme have almost the same access delay characteristic. As the network load becomes higher, the new scheme's access delay gain becomes larger. Futhermore, even when the network traffic is very high it is possible to access satellite link within the delay similar to one round-trip delay. In addition to access delay performance enhancement, the new scheme has facility that supports fixed bandwidth reservation. So it shows more enhanced performance in the environment that stream traffic is dominant such as in VSAT communication environment.

  • PDF