• 제목/요약/키워드: Image signal processor

검색결과 112건 처리시간 0.016초

Line Histogram Intensity를 이용한 이동로봇의 장애물 회피 알고리즘 (The Obstacle Avoidance Algorithm of Mobile Robot using Line Histogram Intensity)

  • 류한성;최중경;구본민;박무열;방만식
    • 한국정보통신학회논문지
    • /
    • 제6권8호
    • /
    • pp.1365-1373
    • /
    • 2002
  • 본 논문에서는 자율 이동로봇이 장애물을 회피하며 목표하는 지점까지의 경로를 구성하여 찾아가는 알고 리즘을 제안하고자 한다. 시스템의 구성은 로봇에 탑재된 CCD카메라로부터 획득한 영상신호를 RF 무선 모듈을 이용하여 PC로 보내고 PC에서 영상 처리 과정을 거친 후, 장애물로 인식되는 지역을 회피하도록 제어 신호를 이동로봇으로 전송하는 것이다. 이동로봇에 탑재된 CCD카메라에서 획득한 영상 정보는 매 샘플링 시간마다 캡쳐하여 PC로 전송하고 호스트는 화면에서 장애물의 유무를 판별한 후 좌 혹은 우로 회전하여 장애물을 피해 나가도록 하며 로봇이 이동한 거리를 PC로 전송하는 시스템을 구현하여 초기에 지정한 목표지점까지 로봇이 갈 수 있도록 간략한 경로를 계획하여 추적해 나가도록 한다. 먼저 로봇으로부터 전송되어진 영상은 호스트PC에서 다음과 같은 영상처리과정을 거치도록 한다. 먼저 Original영상을 입력받아서 3X3 mask Sobel 연산자를 사용한다. 그리하면 윤곽선이 추출된다. 여기서 추출된 윤곽정보는 처리가 용이하도록 NOR Converter를 거치도록 한다 마지막으로 이 영상의 경계값을 찾는다. 처음에 획득한 영상은 깨끗한 환경에서 얻어진 것이 아니라 주변에 여러 가지 기구나 명암대비가 뚜렷하지 못한 조건들로 되어 있다. 어떤 장애물이라도 가까이서 획득한 영상으로 보게 되면 색상이 단일한 색상으로 나타난다. 즉, 멀리 있는 영상정보나 장애물이 없는 영상 정보 쪽에 히스토그램이 넓게 분포되기 마련이다. 이런 이유로 마지막에 Convert를 처리한 영상의 경계치를 229로 둔다. 그러면 거의 흰색에 가까우면서도 약간의 그레이 레벨만 가진다 하더라도 흑백 대비를 뚜렷하게 만들어 준다. 즉, 불순 성분을 받아들이기 위하여 경계값을 높이는 것이다. 다음으로 처리된 영상의 좌표를 (0, 0)에서 (0, 197)까지의 히스토그램 분포를 스캔한다. 그러면 장애물이 있는 부분의 히스토그램의 분포는 거의 변동이 없이 나타난다. 이러한 특성을 이용하여 장애물이 있는 곳을 찾아내고 이것을 회피하기 위한 알고리즘을 세웠다

연산복잡도가 적은 radix-26 FFT 프로세서 (Novel Radix-26 DF IFFT Processor with Low Computational Complexity)

  • 조경주
    • 한국정보전자통신기술학회논문지
    • /
    • 제13권1호
    • /
    • pp.35-41
    • /
    • 2020
  • FFT(fast Fourier transform) 프로세서는 통신, 영상, 생체 신호처리와 같은 다양한 응용에 폭 넓게 사용된다. 특히, 고성능 저전력 FFT 연산은 OFDM 전송방식을 사용하는 통신시스템에서는 필수적이다. 본 논문에서는 연산복잡도가 적고 하드웨어 효율이 우수한 새로운 radix-26 FFT 알고리즘을 제안한다. 7차원 인덱스 매핑을 사용하여 회전인자를 분해하고 radix-26 FFT 알고리즘을 유도한다. 제안한 알고리즘은 기존 알고리즘과 비교하여 회전인자가 간단하고 복소 곱셈 수가 적어 회전인자를 저장하는 메모리 크기를 줄일 수 있다. 한 스테이지에서 회전인자의 계수가 적을 때 복소 곱셈기 대신 복소 상수곱셈기를 사용하면 복소곱셈을 효율적으로 처리할 수 있다. 복소 상수곱셈기는 CSD(canonic signed digit)과 CSE(common subexpression elimination) 알고리즘을 사용하여 보다 효율적으로 설계할 수 있다. 제안한 radix-26 알고리즘에서 필요한 복소 상수곱셈기를 CSD와 CSE를 이용하여 효율적으로 설계하는 방법을 제안한다. 제안한 방법의 성능을 평가하기 위해 SDF(single-path delay feedback) 구조를 사용하여 256 포인트 FFT를 설계하고 FPGA로 합성한 결과, 제안한 알고리즘은 기존 알고리즘 보다 약 10% 정도 하드웨어를 적게 사용하였다.