• 공학논문집
• /
• 제2권1호
• /
• pp.39-47
• /
• 1997

실시간 2차원 디지털 IIR 필터링 알고리즘의 구현을 가능하게 하는 디지털 신호처리시스템의 효율적인 구조를 제안하였다. 제안된 구조는 시스템 레벨과 프로세서 레벨에서의 병렬처리를 통하여 높은 시스템 성능을 가능하게 하였다. 프로세서간의 데이터 통신의 양을 크게 줄였으며 시스템이 초기화된 이후에는 다른 오버헤드 없이 계산을 수행할 수 있도록 설계하여 전체 시스템의 효율을 극대화하였다. 기능 레벨의 시뮬레이션을 수행하였으며, 그 결과 1 사이클당 1개의 데이터를 처리할 수 있음을 확인하였다. 이는 단지 10MHz의 시스템 클럭을 사용하는 경우 2차원 4차 IIR필터를 실시간 비디오데이터에 적용할 수 있음을 의미하며, 시스템 클럭의 주파수를 올릴 경우 고선명 TV (HDTV) 등의 전후 처리 필터로 사용가능 할 것이다.