• 제목/요약/키워드: IP-SEC

검색결과 43건 처리시간 0.027초

멀티프로토콜 레이블 스위칭망에서의 레이블 에지 라우터 시스템의 성능 분석 (Performance Analysis of Label Edge Router System in Multiprotocol Label Switching Network)

  • 이재섭;류근호;서재준;임준묵
    • 한국정보과학회논문지:정보통신
    • /
    • 제28권4호
    • /
    • pp.602-610
    • /
    • 2001
  • 멀티프로토콜 레이블 스위칭 (MPLS) 패러다임에서, 패킷에 전향 등치 클래스(FEC)가 할당되고 나면 이후 라우터들에서는 헤더에 대한 분석을 수행하지 않고 레이블로써 모든 포워딩이 가능하기 때문에 기존의 전통적인 방식인 네트워크 레이어에서 행해지는 포워딩 방식에 비해 많은 이점을 갖는다. 이러한 레이블 에지 라우터인 MPLS LER은 MPLS 도메인의 경계에 위치하여 인입 (ingress) 또는 출구 (egress) 라우터로서 동작하여 기존 인터넷과의 접속을 이루어 낸다 즉, MPLS 인입 라우터로 동작할 경우 인터넷에서 MPLS망으로 접수되는 패킷 헤더를 분석하여 입력 패킷에 해당 레이블 값을 할당하여 MPLS 영역내 연결할 다음 라우터로 함께 전송하는 기능을 수행하며, 출구 라우터로 동작할 경우에는 이와 동일하나 역순의 기능을 수행한다. 본 논문에서는 이러한 기능 수행을 위해 제시한 MPLS LER 시스템의 트래픽 성능을 큐잉 모델 및 시뮬레이션을 통해 분석하고 IP 패킷처리 용량을 추정한다. 제안 시스템에 대한 분석결과 최대 IP 패킷처리 용량이 초당 42만 46만 패킷으로 추정됨을 보인다.

  • PDF

금강 하류 홍수의 부정류 해석 (Unsteady Flow Analysis on Flood Characteristics in KEUM River Downstream)

  • 김현영;박승우
    • 물과 미래
    • /
    • 제22권1호
    • /
    • pp.99-107
    • /
    • 1989
  • 금강 하류는 감조 구간이며 여러개의 지류가 수지상을 형성하고 있고, 하천 단면의 지형이 불규칙한 것이 특징이다. 여기에 홍수가 발생할 경우 종래의 단순한 하도 홍수 추적법이나, 단일유로로 가정하는 지법 등으로는 만족할 만한 분석 결과를 얻을 수 없다. 따라서 본 연구에서는 수지상의 하천망으로 모형화하고 양형식의 차분법에 의한 부정류 해석법을 적용하여 1978년과 1987년 홍수를 대상으로 분석한 결과, 공주지점에서 5,000$m^3$/sec 내외가 하류할 경우 강경지점의 홍수에는 조석의 영향이 없었으며, 입포 지점의 협착부가 조석의 영향을 차단시키는 역할을 하고 있었다.

  • PDF

IPSec과 IMA를 이용한 인터넷과 내부 망 통합에 관한 연구 (Study On Integrating Internet and Intranet based on IPSec and IMA Technology)

  • 조용건
    • 융합보안논문지
    • /
    • 제8권2호
    • /
    • pp.71-78
    • /
    • 2008
  • 이 연구는 인터넷 망과 조직이 자체보안을 위해 별도로 구축한 내부 망을 하나의 망으로 합쳐서 통합 체계를 구축하여 경제적이며 안전하게 인터넷과 내부 응용 서비스를 사용하는 방안을 제시하고자 한다. 기존에 일부에서 사용되고 있는 망 전환 장치는 기계적인 한계가 있으며 인터넷과 내부 망을 위한 별도의 네트워크를 구성해야 하는 문제점 때문에 연동성과 보안의 목표인 인증 및 암호화에 대한 대책이 부족하고 체계 구축 시 많은 비용이 소요되는 단점이 있다. 이에 ATM Forum 역 다중화 기술과 IPSec을 적용하여 네트워크 성능을 향상하고 구축비용을 절감하며 신뢰성 있는 이중 방어 체계의 구축 방안을 제안하고자 한다. 아울러 망 관리 기술을 이용한 Scanning 공격 기술과 SNMP, Spooler Port 등의 취약점을 집중 분석한 후 본 논문에서 제안한 이중 방어 체계 기반의 대응 방안을 제시하였다.

  • PDF

내장형 3D 그래픽 가속을 위한 부동소수점 Geometry 프로세서 설계 (A Design of Floating-Point Geometry Processor for Embedded 3D Graphics Acceleration)

  • 남기훈;하진석;곽재창;이광엽
    • 대한전자공학회논문지SD
    • /
    • 제43권2호
    • /
    • pp.24-33
    • /
    • 2006
  • 본 논문에서는 휴대용 정보기기 시스템에서 더욱 향상된 실시간 3D 그래픽 가속 능력을 갖는 SoC 구현을 위해 효과적인 3D 그래픽 Geometry 처리 IP 구조를 연구하였다. 이를 기반으로 3D 그래픽 Geometry 처리 과정에 필요한 부동소수점 연산기를 설계하였으며, 내장형 3D 그래픽 국제 표준인 OpenGL-ES를 지원하는 부동소수점 Geometry 프로세서를 설계하였다. 설계된 Geometry 프로세서는 Xilinx-Vertex2 FPGA에서 160k gate의 면적으로 구현되었으며, 80 MHz의 동작주파수 환경에서 실제 3D 그래픽 데이터를 이용하여 Geometry 처리 과정의 성능 측정 실험을 하였다. 실험 결과 80 MHz의 동작주파수에서 초당 1.5M 개의 폴리곤 처리 성능이 확인되었으며, 이는 타 3D 그래픽 가속 프로세서에 비하여 평균 2배 이상의 Geometry 처리 성능이다. 본 지오메트리 프로세서는 Hynix 0.25um CMOS 공정에 의한 측정결과 83.6mW의 소모전력을 나타낸다.

반도체 스퍼터 공정에서 CTC와 단위기기의 SECS 프로토콜 적용으로 실시간 자료 전송 해석 (Analysis of Real Data Transmission for SECS Protocol between CTC and System Unit in Semiconductor Sputter Process)

  • 조성의;김정호
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2017년도 춘계학술발표대회
    • /
    • pp.567-570
    • /
    • 2017
  • 산업공정에서 공정 정보처리의 극대화를 위하여 PLC, 로봇 등의 여러 프로그램식 단위제어기기가 네트워크로 연결되어 운영되고 있다. 대부분이 RS232C와 고유 장비의 전송절차에 의해 수행되어 왔지만, ISO 등에서는 반도체공정에 적용을 위한 SECS에 대한 프로토콜을 표준화하였다. 본 연구는 반도체 스퍼터 공정에 PLC, 로봇, 반송장치의 연결에 SECS-II를 적용하고, HSMS를 활용하여 TCP/IP와 Host를 연결하여 계층구조의 네트워크를 운영하였다. 전송 메세지 type을 stream과 function으로 나누어 송수신 확인과 데이터 전송절차를 설정하여 공정이 정상적으로 운영됨을 확인하였다.

RTP 와 JMF 기반의 원격진료 화상회의 시스템 설계 및 구현 (The Design of Telemedicine System using RTP and JMF)

  • 이광빈;이배호;노현주;정태웅
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (3)
    • /
    • pp.556-558
    • /
    • 2002
  • 본 연구에서는 인터넷 상 원격진료(Telemedicine)에서 가장 중요한 실시간 데이터공유를 원활히 하기 위해 과도한 지연을 방지할 수 있는 실시간 전송 프로토콜RTP(Real-time Transport Protocol)즉 사용하였다. 또한 자바 애플릿(Applet) 프로그램 구현을 통해 강력한 확장성과 멀티 플랫폼(multi-platform)을 갖으며, JMF를 사용하여 RTP 지원과 멀티미디어 데이터를 보다 쉽고 효율적으로 처리하였다. 이러한 방법을 통해 기존TCP/IP 기반의 응용 프로그램에서 거의 불가능하였던 네트워크 트래픽 제어(Network Traffic control)를 효율적으로 개선하였으며, 영상압축 데이터는 RTP로 전송함으로써 자바가 가지는 확장성을 손상시키지 않으면서 최적화 ,문제를 해결하였다. 또한, 웹 서버 측 데몬(demon)을 제외 한 모든 프로그램을 애플릿으로 구현함으로써 기존의 응용 프로그램 원격진료 시스템 설치 및 제거의 어려움을 없애 누구나 쉽고 빠르게 시스템을 이용할 수 있다. 마지막으로 모든 플랫폼에 걸쳐 15frames/sec 이상의 원활한 데이터 전송과 2초 이내의 지연방지가 가능하도록 개선하였다.

  • PDF

저 전력 시스템을 위한 파워다운 구조를 가지는 이중 전하 펌프 PLL 기반 클록 발생기 (A Dual Charge Pump PLL-based Clock Generator with Power Down Schemes for Low Power Systems)

  • 하종찬;황태진;위재경
    • 대한전자공학회논문지SD
    • /
    • 제42권11호
    • /
    • pp.9-16
    • /
    • 2005
  • 이 논문에서는 다중 동작 주파수를 갖는 고성능 저전력 SoC에 사용 가능한 광대역 입출력 주파수를 지원하는 프로그램머블 PLL 기반의 클록킹 회로을 제안하였다. 제안된 클록 시스템은 이중 전하펌프를 이용 locking 시간을 감소시켰고, 광대역 주파영역에서 동작이 가능하도록 하였다. 칩의 저 전력 동작을 위해 동작 대기모드 시에 불필요한 PLL 회로를 지속적으로 동작시키지 않고 relocking 정보를 DAC를 통해 보존하고 불필요한 동작을 억제하였고, 대기모드에서 빠져나온 후 tracking ADC(Analog to Digital Converter)를 이용하여 빠른 relocking이 가능하도록 설계하였다. 또한 프로그램머블하게 출력 주파수를 선택하게 하는 구조를 선택하여 저 전력으로 최적화된 동작 주파수를 지원하기 위한 DFS(Dynamic frequency scaling) 동작이 가능하도록 클록 시스템을 설계하였다. 제안된 PLL 기반의 클록 시스템은 $0.35{\mu}m$ CMOS 공정으로 구현하였으며 2.3V의 공급전압에서 $0.85{\mu}sec\~1.3{\mu}sec$($24\~26$사이클)의 relocking 시간을 가지며, 파워다운 모드 적용 시 PLL의 파워소모는 라킹 모드에 비해 $95\%$이상 절감된다. 또한 제안된 PLL은 프로그래머블 주파수 분주기를 이용하여 다중 IP 시스템에서의 다양한 클록 도메인을 위해 $81MHz\~556MHz$의 넓은 동작 주파수를 갖는다.

IP 기반 망에서 H.323 리라우팅을 이용한 핸드오프 시그널링 구현 (Handoff signaling implementation using H.323 rerouting in IP-based network)

  • 이영신;최기무
    • 정보처리학회논문지C
    • /
    • 제8C권6호
    • /
    • pp.821-830
    • /
    • 2001
  • H.323은 이동 단말에 핸드오프(Handoff)를 지원하기 위해 Mobile IP와 H.323 다자간 회의(Multi-point conference) 시그널링을 사용할 것을 제안하고 있다. 하지만 다자간 회의 시그널링은 단말이 복잡한 시그널링을 수행해야 하고 이에 따른 핸드오프 시간이 길어진다는 단점이 있다. 본 논문에서는 H.323 리라우팅(Third party initiated Pause and Rerouting)이 이용된 핸드오프 시그널링을 제안한다. H.323 리라우팅 시그널링은 H.323 단말(Endpoint)이 기본적인 스택만으로 미디어 채널을 재설정하기 때문에 H.323 제품 간의 연동(Inter-Operability)을 쉽게 할 뿐 아니라 빠른 핸드오프를 제공한다. H.323 GK는 H.323 리라우팅 시그널링을 이용하기 위해 패스트커넥트(Fast Connect) 호를 포함한 모든 호에 대해서 터널링을 사용하여 H.245 제어 채널을 유도한다. 제안된 핸드오프 시그널링을 평가하기 위해 H.323 리라우팅이 이용된 호전환(Call Transfer)과 다자간 회의 시그널링을 연동과 시그널링 시간 측면에서 비교하였다. 성능을 평가한 결과 리라우팅이 사용된 호전환은 5개의 제품 중 4개의 제품과 연동이 되었으며 시그널링 시간은 평균 1.4초 빨랐다.

  • PDF

EVALUATION OF DYNAMIC TENSILE CHARACTERISTICS OF POLYPROPYLENE WITH TEMPERATURE VARIATION

  • Kim, J.S.;Huh, H.;Lee, K.W.;Ha, D.Y.;Yeo, T.J.;Park, S.J.
    • International Journal of Automotive Technology
    • /
    • 제7권5호
    • /
    • pp.571-577
    • /
    • 2006
  • This paper deals with dynamic tensile characteristics for the polypropylene used in an IP(Instrument Panel). The polypropylene is adopted in the dash board of a car, especially PAB(Passenger Air Bag) module. Its dynamic tensile characteristics are important because the PAB module undergoes high speed deformation during the airbag expansion. Since the operating temperature of a car varies from $-40^{\circ}C$ to $90^{\circ}C$ according to the specification, the dynamic tensile tests are performed at a low temperature($-30^{\circ}C$), the room temperature($21^{\circ}C$) and a high temperature($85^{\circ}C$). The tensile tests are carried out at strain rates of six intervals ranged from 0.001/sec to 100/sec in order to obtain the strain rate sensitivity. The flow stress decreases at the high temperature while the strain rate sensitivity increases. Tensile tests of polymers are rather tricky since polymer does not elongate uniformly right after the onset of yielding unlike the conventional steel. A new method is suggested to obtain the stress-strain curve accurately. A true stress-strain curve was estimated from modification of the nominal stress-strain curves obtained from the experiment. The modification was carried out with the help of an optimization scheme accompanied with finite element analysis of the tensile test with a special specimen. The optimization method provided excellent true stress-strain curves by enforcing the load response coincident with the experimental result. The material properties obtained from this paper will be useful to simulate the airbag expansion at the normal and harsh operating conditions.

H.264/AVC 디코더를 위한 Embedded SoC 설계 (Embedded SoC Design for H.264/AVC Decoder)

  • 김진욱;박태근
    • 대한전자공학회논문지SD
    • /
    • 제45권9호
    • /
    • pp.71-78
    • /
    • 2008
  • 본 논문에서는 H.264AVC baseline 디코더를 ARM926EJ-S 코어를 탑재한 FPGA(XC4VLX60)기반의 타겟 보드와 임베디드용 Linux Kernel 2.4.26의 개발환경에서 SW/HW 분할을 통해 설계 및 구현하였다. 하드웨어 가속기로는 움직임 보상 모듈 디블록킹 필터 모듈, YUV2RGB 변환 모듈을 사용하였으며 AMBA 버스 프로토콜을 통하여 소프트웨어와 함께 동작한다. 참조 소프트웨어(JM 11.0)를 OS(Linux)상에서 하드웨어 가속 모듈을 추가하고 메모리 접근 등을 최소화함으로써 성능을 향상시키고자 노력하였다. 설계된 하드웨어 IP와 시스템은 여러 단계로 검증하였으며 시스템의 복호화 속도 개선을 도모하였다. QCIF (176$\times$144) 영상을 24MHz의 클록 주파수의 타겟 보드상에서 약 2 frames/sec의 결과를 얻었으며 타겟 보드의 주파수를 증가시키고 FPGA영역의 IP를 ASIC으로 구현하면 더 좋은 성능을 기대할 수 있다.