• 한국전자파학회논문지
• /
• 제18권7호
• /
• pp.828-833
• /
• 2007

본 논문에서는 임피던스 매칭 구조를 가진 소형 모노폴 안테나를 제안하고 그 특성들을 나타내었다. 안테나 매칭을 위해서 안테나 상단에 구성한 inductive 매칭 구조는 효과적으로 안테나의 capacitive 성분들을 보상하여 설계 대역에서 임피던스 매칭이 잘 이루어지는 효과를 보였다. 기존의 많은 소형 안테나들이 임피던스 매칭을 위하여 별도의 매칭 구조를 안테나의 입력부에 적용한 것과는 달리 본 논문에서 제안한 방법은 안테나의 상단에 매칭 구조를 위치시킴으로써 비교적 적은 공간을 이용하여 효과적으로 안테나의 임력 임피던스를 매칭할 수 있는 방법을 제시하였다. 제안한 안테나는 중심 주파수에 대하여 40 % 이상의 대역폭과 95 % 이상의 방사 효율을 보이며, $2.6{\sim}3$ dBi 정도의 높은 이득 특성을 보이므로 향후 단말기 혹은 여러 분야에 적용될 수 있을 것으로 기대된다.

• 한국통신학회논문지
• /
• 제29권11A
• /
• pp.1263-1270
• /
• 2004

OFDM (Orthogonal Frequency Division Multiplexing) 기반의 무선 랜 모뎀에 사용되는 고속/저전력 64-점 FFT/IFFT 프로세서 코어를 설계하였다. Radix-2/4/8 DIF (Decimation-In-Frequency) FFT 알고리듬을 R2SDF (Radix-2 Single-path Delay Feedback) 구조에 적용하여 설계하였으며, 내부 데이터 흐름 특성에 대한 분석을 토대로 데이터 패스의 불필요한 switching activity를 제거함으로써 전력소모를 최소화하였다. 회로 레벨에서는 내부의 상수 곱셈기와 복소수 곱셈기를 절사형(truncated) 구조로 설계하여 칩 면적과 전력소모가 감소되도록 하였다. Verilog-HDL로 설계된 64점 FFT/IFFT 코어는 0.25-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과, 약 28,100 게이트로 합성되었으며, 추출된 게이트 레벨 netlist와 SDF를 이용한 타이밍 시뮬레이션 결과, 50-MHz＠2.5-V로 안전하게 동작하는 것으로 검증되어 64점 FFT/IFFT 연산에 1.3-${\mu}\textrm{s}$가 소요될 것으로 예상된다. 설계된 코어를 FPGA에 구현하여 다양한 테스트 벡터로 동작시킨 결과 정상 동작함을 확인하였으며, 50-dB 이상의 신호대잡음비(SNR) 성능과 50-MHz＠2.5-V 동작조건에서 약 69.3-mW의 평균 전력모소를 나타내었다.