• 제목/요약/키워드: Hybrid Switch architecture

검색결과 6건 처리시간 0.017초

시분할 하이브리드 WDM 광스위치 구조 (Time-division hybrid WDM photonic switch architecture)

  • 김기태;엄진섭;김우찬;신서용;정홍식
    • 전자공학회논문지D
    • /
    • 제34D권5호
    • /
    • pp.52-60
    • /
    • 1997
  • Photonic switching systems with throughput above Tbit/s are reuried to transport vast amounts of information for the coming B-ISDN. In this paper, we proposed a new time-division hybrid WDM photonic swithc architecture, the proposed basic switch module has simple configuratin consisted of frequency routers for wavelength division and cell coders and star couplers for time division. Through the comparison with other sysems in field of switching capacity, hardware complexity and cost effect of implemetnation, we proved that the proposed system is suitable for large-capacity photonic switching system.

  • PDF

대용량 시분할-파장분할 하이브리드 광 ATM 스위치 구조 (Architecture of time-division -division hybrid photonic ATM switch with large capacity)

  • 박기오;김광복;안상호;엄진섭
    • 한국통신학회논문지
    • /
    • 제22권12호
    • /
    • pp.2828-2833
    • /
    • 1997
  • 본 논문에서는 시분할 다중화와 파장분할 다중화방식이 혼합된 광 ATM 스위치의 구조를 제안하였다. 제안된 구조의 광 ATM 스위치는 파장분할 다중화를 위한 도파로일 격자와 시분할 다중화를 위한 광압축기와 광파이버 지연선의 기본적인 모듈로 구성되어 있다. 다른 교환기 구조와 비교해 볼 때 제안된 스위치 구조는 하드웨어적으로 간단하고, 비용면에서도 매우 유리할 뿐더러 대 용량의 정보교환도 가능하기 때문에 광대역 종합정보통신망에 적합한 스위칭 시스템이다.

  • PDF

광학적 상호연결을 이용한 네트워크-온-칩에서의 스위치 구조와 라우팅 최적화 방법 (Switch Architecture and Routing Optimization Strategy Using Optical Interconnects for Network-on-Chip)

  • 권순태;조준동;한태희
    • 대한전자공학회논문지SD
    • /
    • 제46권9호
    • /
    • pp.25-32
    • /
    • 2009
  • 최근 네트워크-온-칩(Network-on-chip)에 대한 연구가 활발히 진행되고 있는 가운데 반도체 칩 복잡도 증가와 고성능에 대한 요구로 인해 기존 구리 기반의 상호연결(Copper-based interconnects)을 사용할 경우 성능, 전력, 대역폭 등에 대한 설계 한계에 곧 직면할 것으로 보인다. 이 문제에 대한 대안으로 전기적인 상호연결(Electrical Interconnects, EIs)과 광학적 상호연결(Optical Interconnects, OIs)을 상호 보완적으로 사용하는 방법이 제안되고 있다. 이러한 연구 방향의 일환으로, 본 논문에서 광학적 상호연결은 지연 시간을 감안하여 임계 경로에, 전기적인 상호연결은 비 임계 경로에 적용하며, 두 상호연결을 혼용하여 사용하기 위한 효율적인 하이브리드 스위치 구조와 라우팅 최적화 방법을 제안한다. 모의실험 결과 제안한 알고리즘과 구조를 적용할 경우 전기적인 상호연결만을 사용 할 경우보다 최대 25%의 속도 향상과 38%의 소비 전력 감소를 나타냈다.

MPSoC 인터커넥션을 위한 AXI 하이브리드 온-칩 버스구조 설계 (A Design of AXI hybrid on-chip Bus Architecture for the Interconnection of MPSoC)

  • 이경호;공진흥
    • 대한전자공학회논문지SD
    • /
    • 제48권8호
    • /
    • pp.33-44
    • /
    • 2011
  • 본 연구에서는 AMBA 3.0 AXI 프로토콜을 사용하여 고성능 및 저전력이 요구되는 MPSoC에 적합한 하이브리드 온-칩 버스구조를 설계하였다. AXI의 채널 중에서 트래픽이 많은 쓰기데이터 채널 및 읽기데이터 채널은 Crossbar 버스구조로 설계하여 고속 처리를 가능하게 하였다. 또한 MPSoC에서의 컴포넌트 추가에 따른 오버헤드(회로크기, 연결회선, 전력소모 등)를 줄이기 위해 트래픽이 적은 주소 채널과 쓰기 응답 채널은 Shared 버스구조로 공유하도록 설계하였다. 본 연구에서는 Hybrid 버스구조의 검증을 위해 Shared 버스구조 및 Crossbar 버스구조와 함께 시간, 공간, 파워 영역에서 각각 비교 실험하였다. $16{\times}16$ 버스 실험에서 Hybrid 버스구조는 Crossbar 버스구조와 비교해서 마스터의 대기시간은 약 9%, 전체 실행시간은 약 4%의 차이에 그쳐 비슷한 성능을 보여준다. 반면 오버헤드에서는 Crossbar 버스구조와 비교하여 회로 크기는 47%, 연결 회선 수는 52%, 동적 전력 소모는 66%의 감소 효과를 보인다. 따라서 본 연구에서 설계한 하이브리드 온-칩 버스구조는 Crossbar 버스 구조와 비교하여 고성능 및 저전력이 요구되는 MPSoC 인터커넥션에 매우 효과적임을 보이고 있다.

New approach to dynamic load balancing in software-defined network-based data centers

  • Tugrul Cavdar;Seyma Aymaz
    • ETRI Journal
    • /
    • 제45권3호
    • /
    • pp.433-447
    • /
    • 2023
  • Critical issues such as connection congestion, long transmission delay, and packet loss become even worse during epidemic, disaster, and so on. In this study, a link load balancing method is proposed to address these issues on the data plane, a plane of the software-defined network (SDN) architecture. These problems are NP-complete, so a meta-heuristic approach, discrete particle swarm optimization, is used with a novel hybrid cost function. The superiority of the proposed method over existing methods in the literature is that it provides link and switch load balancing simultaneously. The goal is to choose a path that minimizes the connection load between the source and destination in multipath SDNs. Furthermore, the proposed work is dynamic, so selected paths are regularly updated. Simulation results prove that with the proposed method, streams reach the target with minimum time, no loss, low power consumption, and low memory usage.

병렬 컴퓨터를 위한 저지연 프로그램형 조견표 경로지정 엔진 (Low-Latency Programmable Look-Up Table Routing Engine for Parallel Computers)

  • 장래혁
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제6권2호
    • /
    • pp.244-253
    • /
    • 2000
  • 병렬 컴퓨터의 메시지 전달에서 응용에 관계없이 일반적으로 우수한 경로 지정 및 스위칭 정책은 존재하지 않으므로, 사용자가 응용에 따라서 정책을 변경할 수 있게 하는 것이 바람직하다. 본 논문에서는 마이크로프로세서 구조에 기초한 경로 지정 엔진과는 달리, 성능의 감소 없이 융통성 있는 경로 지정과 스위칭 기능을 수행할 수 있는 조견표(look-up table) 경로 지정 엔진의 구현에 대하여 기술한다. 제안된 경로 지정 엔진은 조견표의 내용을 바꿈으로써 웜홀(wormhole), 가상 컷스루우(virtual cut-through) 및 패킷 스위칭(packet switching) 등은 물론, 다양한 경로 지정 알고리즘의 혼성(hybride)스위칭을 구현할 수 있다. 경로 지정 엔진의 조견표는 파이프라인 구조로 되어 있어, 하나의 플릿(flit) 정도의 저 지연을 가지므로, 단일 경로 지정 및 스위칭 정책을 하드와이어(hardwired)로 구현한 경우 보다 큰 성능의 감소 없이 다중의 경로 지정 동작을 중첩할 수 있다. 제안된 4개의 파이프 라인단은 해저드(hazard)를 일으키지 않으므로, 고 비용의 포워딩(forwarding) 회로가 필요 없다. 경로 지정 엔진은 시간공유의 컷스루우 버스나 크로스바(crossbar) 스위치를 갖는 단일 경로로 되어 있는 4개의 물리적 경로를수용할 수 있다. 제안된 경로 지정 엔진은 Xilinx 4000XL 시리즈 FPGA를 사용하여 구현되었다.

  • PDF