• 한국지능시스템학회논문지
• /
• 제18권5호
• /
• pp.611-616
• /
• 2008

Error correcting codes는 일반적으로 soft error를 막기 위해서 사용된다. single error의 수정과 double error의 검출(SEC-DED) 코드들은 이런 목적으로 사용된다. 본 논문에서는 이러한 회로의 크기, 지연시간, 전력 소비를 선택적으로 최소로 하는 SEC-DED의 설계방법을 제안한다. 이러한 SEC-DED의 설계는 비선형 최적화 문제로 포함되는데 우리는 다목적 유전자 알고리즘을 이용하여 이 문제를 해결한다. 제안하는 방법은 여러 가지 SEC-DED code들을 제공하여 사용자의 환경에 따라 알맞은 회로를 선택할 수 있도록 한다. 제안하는 방법을 효율적인 ECC코드로 알려져 있는 odd-column weight Hsiao code에 적용하여 그 효율성을 입증하였다.

• 한국지능시스템학회논문지
• /
• 제19권2호
• /
• pp.180-184
• /
• 2009

저전력 환경에서의 메모리 집적도가 증가함에 따라 메모리는 soft error에 매우 민감해졌다. 오류 정정 코드는 일반적으로 양산 이후 메모리의 soft error를 수정하기 위해서 사용된다. 본 논문에서는 새로운 저전력 오류 정정 코드의 설계방법을 제안한다. 오류 정정 코드의 전력소비는 parity check 행렬의 선택을 통해 최소화 될 수 있다. 따라서 오류 정정 코드의 설계는 비선형 최적화 문제로 포함되는데 우리는 다양한 유전 연산자를 포함하는 유전자 알고리즘을 이용하여 이 문제를 해결한다. 제안하는 방법을 Hamming code와 Hsiao code에 적용하여 그 효율성을 입증하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.1135-1136
• /
• 2008

Error correcting codes (ECC) are widely used in all types of memory in industry, including caches and embedded memory. The focus in this paper is on studying of power consumption in memory ECCs circuitry that provides single error correcting and double error detecting (SEC-DED) designed by various evolution strategies. The methods are applied to two commonly used SEC-DED codes: Hamming and odd column weight Hsiao codes. Finally, we conduct some simulations to show the performance of the various methods.

• 전자공학회논문지A
• /
• 제31A권8호
• /
• pp.111-121
• /
• 1994

This paper proposes a memory testable code called MTA(Memory TestAble) code which is based on error correcting code technique for testing functional faults in semiconductor memories. The characteristics of this code are analyzed and compared with those of conventional codes. The developed decoding technique for this code can reduce the decoder circuits up to 70% and obtain two-times faster decoding speed than other codes such as hamming code or Hsiao code. The MTA code is eccectively applicable to parallel testing of semiconductor memories because it has the same information length and parity length. It can detect from single error functional faults to triple error in semiconductor memories.

• 대한전자공학회논문지SD
• /
• 제45권1호
• /
• pp.43-49
• /
• 2008

본 논문에서는 Ant Colony Optimization(ACO)을 이용하여 Single-Error Correcting & Double-Error Detecting(SEC-DED)을 제공하는 메모리 ECC 체커 회로의 소비전력을 절감하는 방안을 제시한다. H-매트릭스를 통해 구현되는 SEC-DED 코드인 Hsiao 코드의 대칭성과 H-매트릭스 구성상의 높은 자유도를 이용하여 회로의 면적, 딜레이에 영향을 주지 않고 최소의 비트 트랜지션이 일어나도록 H-매트릭스를 최적화한다. 실험을 통하여 H-매트릭스의 최적화를 위한 ACO 매핑과 파라메터의 설정을 알아보고 이의 구현 결과를 랜덤 매트릭스 구성을 통한 방식 및 기존의 GA알고리즘을 이용한 최적화 방식과 비교하여 소비 전력이 기존의 방식에 비해 절감될 수 있음을 보여준다.

• 대한전자공학회논문지TC
• /
• 제43권7호
• /
• pp.132-142
• /
• 2006

본 논문에서는 단거리 개인 네트워킹을 위한 고속 전송률 UWB 시공간 부호화 OFDM 시스템을 제시한다. 본 시스템은 UWB 펄스를 토대로 하는 혼성 OFDM 신호와 함께 복소 시공간 부호화 선호를 송신한다. 송신 신호는 적절히 설계된 주파수 집합으로부터 선별된 주파수에 의해 변조된 희소 펄스열이다. 부수적으로 WL(widely linear) 수신 여파기와 시간 주파수 공간 전송은 단순한 병렬 선형 검파기를 이용하여 설계한다. 또한, 전파 시스템에서 깊은 페이딩을 극복하기 위해 시공간 블록 부호와 결합한 빔성형을 간략히 고찰한다.